公开(公告)号：WO2019031036A1

公开(公告)日：2019-02-14

申请号：PCT/JP2018/021243

申请日：2018-06-01

申请人： 株式会社村田製作所

发明人： 植木　紀行

IPC分类号： H01L21/822 ,  H01L27/04 ,  H01L27/06 ,  H02H7/20

CPC分类号： H01L27/0248 ,  H01L27/0676 ,  H01L27/0814 ,  H04L25/085

摘要： ＥＳＤ保護デバイス（１０）は、第１主面（２０１）を有する半導体基板（２０）と、第１主面（２０１）に形成された端子電極（４１、４２）、および、グランドに接続される端子電極（４３）と、端子電極（４１、４２）とを接続し、主線路の一部を構成する配線電極（５１）と、を備える。半導体基板は、平面視で直方体形状である。半導体基板（２０）には、配線電極（５１）に接続される第１の半導体領域と、第３端子電極に接続される第２の半導体領域と、第３の半導体領域とが形成されている。第１の半導体領域と第２の半導体領域とが、半導体基板（２０）の短辺に沿って並ぶとともに、短辺に沿って形成される第３の半導体領域を介して、電気的に接続される。

公开(公告)号：WO2016060369A1

公开(公告)日：2016-04-21

申请号：PCT/KR2015/008409

申请日：2015-08-11

申请人： 엘지이노텍(주)

发明人： 김성균 ,  김청송 ,  문지형

IPC分类号： H01L33/00

CPC分类号： H01L23/535 ,  H01L27/0814 ,  H01L27/156 ,  H01L33/02 ,  H01L33/26 ,  H01L33/48 ,  H01L33/62 ,  H01L2223/58

摘要： 실시 예의 발광 소자는 기판과, 기판 위에 서로 이격되어 배치된 제1 내지 제M(여기서, M은 2 이상의 양의 정수) 발광 셀 및 제1 내지 제M 발광 셀을 전기적으로 직렬 연결하는 제1 내지 제M-1 연결 배선을 포함하고, 제m (여기서, 1 ≤ m ≤ M) 발광 셀은 기판 위에 순차적으로 배치된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고, 제n (여기서, 1 ≤ n ≤ M-1) 연결 배선은 제n 발광 셀의 제1 도전형 반도체층과 제n+1 발광 셀의 제2 도전형 반도체층을 연결하며, 서로 이격된 복수의 제1 가지 배선을 포함한다.

摘要翻译： 根据实施例的发光器件包括：衬底; 第一到第M个发光单元（其中M是两个或更多个的正整数），它们被布置在基板上以彼此间隔开; 以及第一至第M布线，其串联连接第一至第M发光单元，其中第m个发光单元（其中1≤m≤M）包括第一导电类型半导体层，有源层和第二导电 型半导体层，其中第n布线（其中1≤n≤M-1）将第n个发光单元的第一导电型半导体与n + 第一发光单元，并且具有彼此间隔开的多个第一分支电线。

公开(公告)号：WO2014192429A1

公开(公告)日：2014-12-04

申请号：PCT/JP2014/060243

申请日：2014-04-09

申请人： 株式会社村田製作所

发明人： 加藤登 ,  中磯俊幸

IPC分类号： H01L21/3205 ,  H01L21/768 ,  H01L21/822 ,  H01L23/12 ,  H01L23/522 ,  H01L23/532 ,  H01L27/04

CPC分类号： H01L23/3171 ,  H01L23/3192 ,  H01L23/525 ,  H01L23/564 ,  H01L24/03 ,  H01L24/05 ,  H01L27/0255 ,  H01L27/0814 ,  H01L2224/02331 ,  H01L2224/02379 ,  H01L2224/0239 ,  H01L2224/0346 ,  H01L2224/05024 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05552 ,  H01L2224/05553 ,  H01L2224/05567 ,  H01L2224/05569 ,  H01L2224/0558 ,  H01L2224/05644 ,  H01L2224/06155 ,  H01L2924/00014 ,  H01L2924/01022 ,  H01L2924/01029

摘要： 　ＳＥＤ保護デバイス（１）は、ＥＳＤ保護回路（１０Ａ）が形成されたＳｉ基板（１０）と、Ｓｉ基板（１０）に形成され、ＥＳＤ保護回路（１０Ａ）の入出力端となるパッド（Ｐ１，Ｐ２）と、Ｓｉ基板（１０）に形成された樹脂層（２２）と、樹脂層（２２）に形成され、パッド（Ｐ１，Ｐ２）に導通するＴｉ／Ｃｕ／Ｔｉ電極（２１Ａ，２１Ｂ）と、Ｔｉ／Ｃｕ／Ｔｉ電極（２１Ａ，２１Ｂ）の一部に形成された外部電極（２３Ａ，２３Ｂ）と、平面視で外部電極（２３Ａ，２３Ｂ）の周縁部より内側の一部を露出させる開口（２６Ａ，２６Ｂ）が形成された樹脂層（２６）とを備える。これにより、配線電極の酸化又は腐食による配線電極の抵抗値増大を回避した半導体装置を提供する。

摘要翻译： 静电放电（ESD）保护装置（1）设置有：在其中形成有ESD保护电路（10A）的Si衬底（10）; 形成在Si衬底（10）上并用作ESD保护电路（10A）的输入和输出端子的焊盘（P1，P2）; 形成在所述Si衬底（10）上的树脂层（22）; 形成在树脂层（22）上并且与焊盘（P1，P2）电连接的Ti / Cu / Ti电极（21A，21B）。 形成在Ti / Cu / Ti电极（21A，21B）的部分上的外部电极（23A，23B） 以及在其中形成有用于暴露外部电极（23A，23B）的部分的开口（26A，26B）的树脂层（26），所述部分在平面图中比其周边部分进一步位于其内侧。 因此，提供了避免由布线电极的氧化或腐蚀引起的布线电极的电阻值增加的半导体器件。

公开(公告)号：WO2014132938A1

公开(公告)日：2014-09-04

申请号：PCT/JP2014/054406

申请日：2014-02-25

申请人： 株式会社村田製作所

发明人： 中磯俊幸 ,  加藤登

IPC分类号： H01L21/822 ,  H01L21/329 ,  H01L27/04 ,  H01L29/861 ,  H01L29/866 ,  H01L29/868

CPC分类号： H01L23/485 ,  H01L23/3192 ,  H01L23/4824 ,  H01L23/4827 ,  H01L23/5222 ,  H01L23/5226 ,  H01L23/525 ,  H01L23/528 ,  H01L23/53233 ,  H01L23/53247 ,  H01L23/5329 ,  H01L23/53295 ,  H01L24/05 ,  H01L27/0255 ,  H01L27/0292 ,  H01L27/0296 ,  H01L27/0814 ,  H01L2224/02331 ,  H01L2224/02379 ,  H01L2224/02381 ,  H01L2224/024 ,  H01L2224/05548 ,  H01L2224/05567 ,  H01L2924/0504

摘要： 　ＥＳＤ保護デバイス（１）は、ＥＳＤ保護回路（１０Ａ）が表面に形成されたＳｉ基板（１０）と、Ｓｉ基板（１０）に形成されたパッド（Ｐ１，Ｐ２）と、Ｓｉ基板（１０）の表面と対向し、パッド（Ｐ１，Ｐ２）と導通している端子電極（２５Ａ，２５Ｂ）を含む再配線層（２０）とを備える。端子電極（２５Ａ，２５Ｂ）は、樹脂層（２２）に形成された開口（コンタクトホール）が接している領域以外のパッド（Ｐ１，Ｐ２）の一部を覆うように、Ｓｉ基板（１０）の表面に形成されたＳｉＮ保護膜（２１）と、ＳｉＮ保護膜（２１）より誘電率が低く、ＳｉＮ保護膜（２１）および端子電極（２５Ａ，２５Ｂ）の間に形成された樹脂層（２２）とを含んでいる。これにより、寄生容量の発生を軽減でき、かつ、発生する寄生容量のばらつきをなくす半導体装置を提供する。

摘要翻译： 静电放电（ESD）保护装置（1）具有形成在表面上的ESD保护电路（10A）的硅基板（10），形成在硅基板（10）上的焊盘（P1，P2） 面向硅衬底（10）的表面的再分配层（20），并且包括电连接到焊盘（P1，P2）的端子电极（25A，25B）。 端子电极（25A，25B）包括形成在硅衬底（10）的表面上的氮化硅保护层（21）和具有比氮化硅保护层（21）低的介电常数的树脂层（22） 并且形成在氮化硅保护层（21）和端子电极（25A，25B）之间，以便覆盖形成在所述焊盘（P1，P2）中的开口（接触孔）的区域之外的部分焊盘 树脂层（22）接触。 该配置提供能够减小寄生电容并消除寄生电容的变化的半导体器件。

公开(公告)号：WO2011061696A1

公开(公告)日：2011-05-26

申请号：PCT/IB2010/055238

申请日：2010-11-17

申请人： NXP B.V. ,  VELLIANITIS, Georgios ,  CURATOLA, Gilberto ,  FOTOPOULOU, Kyriaki ,  AKIL, Nader

发明人： VELLIANITIS, Georgios ,  CURATOLA, Gilberto ,  FOTOPOULOU, Kyriaki ,  AKIL, Nader

IPC分类号： H01L27/06 ,  H01L21/329 ,  H01L21/331 ,  H01L29/872 ,  H01L29/78

CPC分类号： H01L27/0629 ,  H01L27/0814 ,  H01L27/095 ,  H01L29/66143 ,  H01L29/872

摘要： A method of manufacturing Schottky diodes in a CMOS process includes forming wells, including first wells (16) for forming CMOS devices and second wells (18) for forming Schottky devices. Then, transistors are formed in the first wells, the second wells protected with a protection layer (20) and suicide contacts (40) formed to source and drain regions in the first wells. The protection layer is then removed, a Schottky material deposited and etched away except in a contact region in each second well to form a Schottky contact between the Schottky material (74) and each second well (18).

摘要翻译： 在CMOS工艺中制造肖特基二极管的方法包括形成阱，包括用于形成CMOS器件的第一阱（16）和用于形成肖特基器件的第二阱（18）。 然后，在第一阱中形成晶体管，第二阱由保护层（20）和形成于第一阱中的源极和漏极区域的硅化物触点（40）保护。 然后去除保护层，除了在每个第二阱中的接触区域中沉积并蚀刻掉肖特基材料，以在肖特基材料（74）和每个第二阱（18）之间形成肖特基接触。

公开(公告)号：WO2008131379A1

公开(公告)日：2008-10-30

申请号：PCT/US2008/061139

申请日：2008-04-22

申请人： ICEMOST TECHNOLOGY CORPORATION ,  ISHIGURO, Takeshi

发明人： ISHIGURO, Takeshi

IPC分类号： H01L29/78

CPC分类号： H01L29/7802 ,  H01L21/26586 ,  H01L21/823487 ,  H01L27/0814 ,  H01L27/088 ,  H01L27/095 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/66712

摘要： Methods for manufacturing trench type semiconductor devices containing thermally unstable refill materials are provided. A disposable material is used to fill the trenches and is subsequently replaced by a thermally sensitive refill material after the high temperature processes are performed. Trench type semiconductor devices manufactured according to method embodiments are also provided.

摘要翻译： 提供了包含热不稳定的再填充材料的沟槽型半导体器件的制造方法。 使用一次性材料来填充沟槽，并且在进行高温处理之后随后被热敏补充材料置换。 还提供了根据方法实施例制造的沟槽型半导体器件。

公开(公告)号：WO2007139487A1

公开(公告)日：2007-12-06

申请号：PCT/SE2007/050342

申请日：2007-05-22

申请人： CREE SWEDEN AB ,  HARRIS, Christopher ,  BASCERI, Cem ,  BERTILSSON, Kent

发明人： HARRIS, Christopher ,  BASCERI, Cem ,  BERTILSSON, Kent

IPC分类号： H01L29/872 ,  H01L21/761

CPC分类号： H01L29/872 ,  H01L21/8213 ,  H01L27/0255 ,  H01L27/0814 ,  H01L29/0619 ,  H01L29/16 ,  H01L29/1602 ,  H01L29/1608 ,  H01L29/8611

摘要： A semiconductor device of unpopular type has Schottky-contacts (6) laterally separated by regions in the form of additional layers (7, 7") of semiconductor material on top of a drift layer (3). Said additional layers being doped according to a conductivity type being opposite to the one of the drift layer. At least one (7") of the additional layers has a substantially larger lateral extension and thereby larger area of the interface to the drift layer than adjacent such layers (7) for facilitating the building-up of a sufficient voltage between that layer and the drift layer for injecting minority charge carriers into the drift layer upon surge for surge protection.

摘要翻译： 不受欢迎类型的半导体器件具有由漂移层（3）顶部上的半导体材料的附加层（7,7“）形式的区域横向隔开的肖特基触点（6），所述附加层根据 导电类型与漂移层中的一个相反，至少一个（7“）的附加层具有相对较大的横向延伸，从而与相邻的这些层（7）相比，漂移层的界面的面积更大，以便于 在该层和漂移层之间建立足够的电压，用于在浪涌保护的浪涌时将少数电荷载体注入漂移层。

公开(公告)号：WO2003041170A1

公开(公告)日：2003-05-15

申请号：PCT/JP2002/011578

申请日：2002-11-06

申请人： 新電元工業株式会社 ,  岡 律夫

发明人： 岡 律夫

IPC分类号： H01L27/04

CPC分类号： H01L27/0251 ,  H01L27/0814 ,  H01L27/0817 ,  H01L29/74

摘要： One pnpn thyristor Thy1 and six diodes D1, D2, D3, D4, D5, D6 are formed in a first conductivity type semiconductor substrate. The elements are separated into six regions by a second conductivity type diffused layer shared with the anode of the thyristor Thy1. A double isolation diffused layer is disposed, particularly, between the region of the thyristor Thy1 and three pn diodes D1, D2, D6 and the remaining region of three pn diodes D3, D4, D5. A balance type surge protection circuit is constituted monolithically by surface connection.

摘要翻译： 一个pnpn晶闸管Thy1和六个二极管D1，D2，D3，D4，D5，D6形成在第一导电类型的半导体衬底中。 元件通过与晶闸管Thy1的阳极共享的第二导电类型扩散层分成六个区域。 特别地，在晶闸管Thy1的区域和三个pn二极管D1，D2，D6和三个pn二极管D3，D4，D5的剩余区域之间设置双重隔离扩散层。 平衡式浪涌保护电路通过表面连接单片构成。

公开(公告)号：WO2002095812A1

公开(公告)日：2002-11-28

申请号：PCT/US2002/016096

申请日：2002-05-22

申请人： GENERAL SEMICONDUCTOR, INC.

发明人： TSUI, Yan, Man ,  HSHIEH, Fwu-Luan ,  SO, Koon, Chong

IPC分类号： H01L21/28

CPC分类号： H01L29/66143 ,  H01L27/0814 ,  H01L29/407 ,  H01L29/872 ,  H01L29/8725

摘要： A Schottky rectifier includes a semiconductor structure having first and second opposing faces (12a and 12b, respectively) each extending to define an active semiconductor region (5) and a termination semiconductor region (10). The structure includes a cathode region (12c) and a drift region (12d) of the first conductivity type adjacent the first and second faces, respectively. The drift region has a lower net doping concentration than that of the cathode region. A plurality of trenches (30) extends from the second face into the semiconductor structure and defines a plurality of mesas (14) therein. At least one of the trenches is located in each of the active and the terminal semiconductor regions. A first insulating region (16) is located adjacent the structure in the plurality of trenches. A second insulating region (45) electrically isolated the active semiconductor region from the terminal semiconductor region. An anode electrode (18) is adjacent to and forms a Schottky rectifying contact with the structure at the second face and is adjacent to the first insulating region in the trenches. The anode electrode electrically connects together the plurality of trenches.

摘要翻译： 肖特基整流器包括具有分别延伸以限定有源半导体区域（5）和端接半导体区域（10）的第一和第二相对面（分别为12a和12b）的半导体结构。 该结构包括分别与第一和第二面相邻的第一导电类型的阴极区（12c）和漂移区（12d）。 漂移区具有比阴极区更低的净掺杂浓度。 多个沟槽（30）从第二面延伸到半导体结构中并在其中限定多个台面（14）。 至少一个沟槽位于每个有源端子半导体区域和端子半导体区域中。 第一绝缘区域（16）位于多个沟槽中的结构附近。 第二绝缘区域（45）将有源半导体区域与端子半导体区域电隔离。 阳极电极（18）与第二面处的结构相邻并形成肖特基整流接触，并且与沟槽中的第一绝缘区域相邻。 阳极电极将多个沟槽电连接在一起。

公开(公告)号：WO00074141A1

公开(公告)日：2000-12-07

申请号：PCT/US2000/014025

申请日：2000-05-22

IPC分类号： H01L27/08 ,  H01L27/095 ,  H01L29/861 ,  H01L29/00 ,  H01L21/00

CPC分类号： H01L29/861 ,  H01L27/0814 ,  H01L27/095

摘要： A power rectifier having low on resistance, fast recovery times and very low forward voltage drop. In a preferred embodiment, the present invention provides a power rectifier device employing a vertical device structure, i.e., with current flow between the major surfaces of the discrete device. The device employs a large number of parallel connected cells (26), each comprising a MOSFET structure (10) with a gate to drain short via a common metallization (14). A self aligned body implant (24) and a shallow silicide drain contact region (14) integrated with a metal silicide drain contact define a narrow channel region (16) and allow very high cell density. This provides a low Vf path through the channel regions (16) of the MOSFET cells to the contact (12) on the other side of the integrated circuit. The present invention further provides a method for manufacturing a rectifier device which provides the above desirable device characteristics in a repeatable manner. Also, only two masking steps are required, reducing processing costs.

摘要翻译： 具有导通电阻低，快速恢复时间和非常低的正向压降的电力整流器。 在优选实施例中，本发明提供一种采用垂直装置结构的电力整流装置，即在分立装置主要表面之间的电流流动。 该器件采用大量并联连接的单元（26），每个单元包括MOSFET结构（10），栅极通过公共金属化（14）漏极短路。 与金属硅化物漏极接触器集成的自对准体植入物（24）和浅硅化物漏极接触区域（14）限定窄通道区域（16）并且允许非常高的细胞密度。 这提供了通过MOSFET单元的沟道区域（16）到集成电路另一侧上的触点（12）的低Vf路径。 本发明还提供了一种用于制造以可重复的方式提供上述所需装置特性的整流装置的方法。 此外，只需要两个屏蔽步骤，从而降低处理成本。