中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

138 records (took 0.022 seconds)

    THREE DIMENSIONAL MEMORY DEVICE WITH PERIPHERAL DEVICES UNDER DUMMY DIELECTRIC LAYER STACK AND METHOD OF MAKING THEREOF
    2.
    发明申请
    THREE DIMENSIONAL MEMORY DEVICE WITH PERIPHERAL DEVICES UNDER DUMMY DIELECTRIC LAYER STACK AND METHOD OF MAKING THEREOF 审中-公开
    具有虚设介电层堆叠的外围器件的三维存储器装置及其制造方法

    公开(公告)号：WO2017142616A1

    公开(公告)日：2017-08-24

    申请号：PCT/US2016/067341

    申请日：2016-12-16

    Applicant: SANDISK TECHNOLOGIES LLC

    Inventor： YU, Jixin ,  ZHANG, Yanli ,  LU, Zhenyu ,  ALSMEIER, Johann ,  MAO, Daxin

    IPC: H01L27/11575 ,  H01L27/11582 ,  H01L27/11573 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/11526

    CPC classification number: H01L27/11582 ,  H01L23/535 ,  H01L27/11526 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11575 ,  H01L29/42328 ,  H01L29/42344

    Abstract: A method of manufacturing a structure includes forming an alternating stack of insulating layers (42) and spacer material layers (32) over a substrate (9), dividing the alternating stack into a first alternating stack (100, 300) and a second alternating stack (200), the first alternating stack having first stepped surfaces and the second alternating stack having second stepped surfaces, forming at least one memory stack structure through the first alternating stack (100), each of the at least one memory stack structure including charge storage regions, a tunneling dielectric, and a semiconductor channel, replacing portions of the insulating layers in the first alternating stack with electrically conductive layers (46) while leaving intact portions of the insulating layers (42) in the second alternating stack, and forming a contact via structure (84) through the second alternating stack to contact a peripheral semiconductor device under the second stack.

    Abstract translation: 制造结构的方法包括在衬底（9）上方形成绝缘层（42）和间隔材料层（32）的交替叠层，将交替叠层分成第一交替叠层（100 ，300）和第二交替堆叠（200），所述第一交替堆叠具有第一阶梯式表面并且所述第二交替堆叠具有第二阶式表面，形成穿过所述第一交替堆叠（100）的至少一个存储器堆叠结构，所述at 至少一个存储器堆叠结构，包括电荷存储区域，隧穿电介质和半导体沟道，用导电层（46）替换第一交替堆叠中的绝缘层的部分，同时使绝缘层（42）的完整部分留在 第二交替堆叠，并且形成穿过第二交替堆叠的接触过孔结构（84）以接触第二堆叠下的外围半导体器件。

    III NITRIDE COMPLEMENTARY TRANSISTORS
    3.
    发明申请
    III NITRIDE COMPLEMENTARY TRANSISTORS 审中-公开

    公开(公告)号：WO2017039635A1

    公开(公告)日：2017-03-09

    申请号：PCT/US2015/047835

    申请日：2015-08-31

    Applicant: HRL LABORATORIES, LLC

    Inventor： CHU, Rongming ,  CAO, Yu

    IPC: H01L21/8238

    CPC classification number: H01L21/823807 ,  H01L23/535 ,  H01L27/092 ,  H01L29/0649 ,  H01L29/2003 ,  H01L29/4236 ,  H01L29/513 ,  H01L29/66462 ,  H01L29/66522 ,  H01L29/7786 ,  H01L29/7787 ,  H01L29/78

    Abstract: A semiconductor device includes a substrate, a III- nitride buffer layer on the substrate, an N-channel transistor including a Ill-nitride N-channel layer on one portion of the buffer layer, and a Ill-nitride N-barrier layer for providing electrons on top of the N-channel layer, wherein the N-barrier layer has a wider bandgap than the N-channel layer, a P-channel transistor including a Ill-nitride P-barrier layer on another portion of the buffer layer for assisting accumulation of holes, a III- nitride P-channel layer on top of the P-barrier layer, wherein the P-barrier layer has a wider bandgap than the P- channel layer, and a Ill-nitride cap layer doped with P- type dopants on top of the P-channel layer.

    Abstract translation: 半导体器件包括衬底，衬底上的III族氮化物缓冲层，在缓冲层的一部分上包括III族氮化物N沟道层的N沟道晶体管和用于提供 电子在N沟道层的顶部，其中N阻挡层具有比N沟道层更宽的带隙，P沟道晶体管包括在缓冲层的另一部分上的III族氮化物P势垒层，用于辅助 空穴的累积，P型势垒层顶部的III族氮化物P沟道层，其中P型势垒层具有比P-沟道层更宽的带隙，以及掺杂有P型的III族氮化物覆盖层 掺杂剂在P沟道层的顶部。

    발광 소자, 이 소자를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치
    7.
    发明申请
    발광 소자, 이 소자를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치 审中-公开
    发光装置，包含发光装置的发光装置包装，以及包含发光装置包装的发光装置

    公开(公告)号：WO2016060369A1

    公开(公告)日：2016-04-21

    申请号：PCT/KR2015/008409

    申请日：2015-08-11

    Applicant: 엘지이노텍(주)

    Inventor： 김성균 ,  김청송 ,  문지형

    IPC: H01L33/00

    CPC classification number: H01L23/535 ,  H01L27/0814 ,  H01L27/156 ,  H01L33/02 ,  H01L33/26 ,  H01L33/48 ,  H01L33/62 ,  H01L2223/58

    Abstract: 실시 예의 발광 소자는 기판과, 기판 위에 서로 이격되어 배치된 제1 내지 제M(여기서, M은 2 이상의 양의 정수) 발광 셀 및 제1 내지 제M 발광 셀을 전기적으로 직렬 연결하는 제1 내지 제M-1 연결 배선을 포함하고, 제m (여기서, 1 ≤ m ≤ M) 발광 셀은 기판 위에 순차적으로 배치된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고, 제n (여기서, 1 ≤ n ≤ M-1) 연결 배선은 제n 발광 셀의 제1 도전형 반도체층과 제n+1 발광 셀의 제2 도전형 반도체층을 연결하며, 서로 이격된 복수의 제1 가지 배선을 포함한다.

    Abstract translation: 根据实施例的发光器件包括：衬底; 第一到第M个发光单元（其中M是两个或更多个的正整数），它们被布置在基板上以彼此间隔开; 以及第一至第M布线，其串联连接第一至第M发光单元，其中第m个发光单元（其中1≤m≤M）包括第一导电类型半导体层，有源层和第二导电 型半导体层，其中第n布线（其中1≤n≤M-1）将第n个发光单元的第一导电型半导体与n + 第一发光单元，并且具有彼此间隔开的多个第一分支电线。

    半導体装置及び半導体装置の製造方法
    9.
    发明申请
    半導体装置及び半導体装置の製造方法 审中-公开
    半导体器件及制造半导体器件的方法

    公开(公告)号：WO2014178328A1

    公开(公告)日：2014-11-06

    申请号：PCT/JP2014/061586

    申请日：2014-04-24

    Applicant: ピーエスフォー ルクスコ エスエイアールエル ,  福島 洋一

    Inventor： 福島　洋一

    IPC: H01L21/8242 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L23/532 ,  H01L27/108 ,  H01L29/41 ,  H01L29/423 ,  H01L29/49

    CPC classification number: H01L27/10823 ,  H01L23/535 ,  H01L27/10855 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10888 ,  H01L29/4236 ,  H01L2924/0002 ,  H01L2924/00

    Abstract: 　半導体装置におけるゲート電極上の埋込絶縁膜として、エッチング特性に極めて優れているものの溝への埋設性が低い絶縁膜を適用することができ、ゲート電極の絶縁性を確保するとともにコンタクトプラグあるいは配線とのショートを確実に回避する。半導体装置は、半導体基板（１０５）の一面に形成された溝と、溝の下部にゲート絶縁膜（１０７）を介して形成されたゲート電極（１０９）と、ゲート電極（１０９）の上の溝の内壁に形成された窒化膜からなるサイドウォール絶縁膜（１１０）と、ゲート電極（１０９）の上のサイドウォール絶縁膜（１１０）によって囲まれた溝内に形成された埋込絶縁膜（１１１）と、を有し、サイドウォール絶縁膜（１１０）は溝の底部に近づく程幅が広くなる形状を有してなる。

    Abstract translation: 本发明使得可以将半导体器件中的栅电极上的嵌入绝缘膜应用于具有优异的蚀刻性能并且具有低凹槽嵌入性能的绝缘膜，并且确保关于栅极的充分绝缘 电极，并可靠地防止接触插头或接线短路。 一种具有形成在半导体衬底（105）的一个表面上的沟槽的半导体器件，在其下部形成有栅极绝缘膜（107）的栅电极（109），侧壁绝缘膜（110） ），形成在栅电极（109）上方的槽的内壁上的氮化膜，以及形成在由栅电极（109）上方的侧壁绝缘膜（110）包围的槽内的嵌入式绝缘膜（111） ）。 侧壁绝缘膜（110）的形状使得宽度越接近凹槽的底部。

    ORGANISCHES OPTOELEKTRONISCHES BAUELEMENT
    10.
    发明申请
    ORGANISCHES OPTOELEKTRONISCHES BAUELEMENT 审中-公开
    有机的光电子器件

    公开(公告)号：WO2014090636A1

    公开(公告)日：2014-06-19

    申请号：PCT/EP2013/075394

    申请日：2013-12-03

    Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

    Inventor： POPP, Michael ,  PHILIPPENS, Marc

    IPC: H01L27/28 ,  H01L27/32

    CPC classification number: H01L27/288 ,  H01L23/3121 ,  H01L23/535 ,  H01L27/3204 ,  H01L27/3225 ,  H01L2924/0002 ,  H01L2924/00

    Abstract: Es wird ein organisches optoelektronisches Bauelement angegeben, das ein organisches Licht emittierende Element (100) und ein organisches Schutzdiodenelement (200) aufweist, wobei das organische Licht emittierende Element (100) einen organischen funktionellen Schichtenstapel (103) mit zumindest einer organischen Licht emittierenden Schicht zwischen zwei Elektroden (102, 104) aufweist und das organische Schutzdiodenelement (200) einen organischen funktionellen Schichtenstapel (203) mit einem organischen pn-Übergang zwischen zwei Elektroden (202, 204) aufweist und mit dem organischen Licht emittierenden Element (100) auf einem gemeinsamen Substrat (101) in lateral benachbarten Flächenbereichen angeordnet ist.

    Abstract translation: 提供了一种具有有机发光元件（100），和有机保护二极管元件（200），有机光电子器件，其中所述有机发光元件（100），一个有机功能层堆叠（103）与之间的至少一个有机发光层 两个电极（102,104）和所述有机保护二极管元件（200）包括两个电极（202,204）之间的有机p-n结的有机功能层堆叠（203）在一个共同的发射有机发光元件（100） 基板（101）横向相邻的表面区域布置英寸

Patent Agency Ranking