半导体装置及其制造方法

    公开(公告)号:CN108242468B

    公开(公告)日:2020-07-03

    申请号:CN201711204360.3

    申请日:2017-11-27

    Abstract: 本发明提供一种半导体装置及其制造方法。半导体装置包括基板,具有第一导电类型。磊晶层,设于基板上且具有第二导电类型。第二导电类型第一埋藏层,设置于基板的高电位区中,第二导电类型第一埋藏层具有第二导电类型。第二导电类型第二埋藏层,位于第二导电类型第一埋藏层的正上方,第二导电类型第二埋藏层具有第二导电类型。第二导电类型第一埋藏层的顶面与第二导电类型第二埋藏层的顶面分别与磊晶层的顶面相距不同距离。第二导电类型第一埋藏层的掺质浓度小于第二导电类型第二埋藏层的掺质浓度。

    半导体装置及其制造方法

    公开(公告)号:CN106783629B

    公开(公告)日:2019-11-01

    申请号:CN201610019479.2

    申请日:2016-01-13

    Abstract: 本发明提供一种半导体装置及其制造方法。该半导体装置包括:衬底,且衬底包括:高电位区;低电位区;及隔离区,包括电位转换区以及连接区;外延层;第一导电型第一底掺杂区,设于连接区中;第一导电型第一顶掺杂区,设于连接区中,且直接接触第一导电型第一底掺杂区;至少一个第二导电型第一掺杂区,设于第一导电型第一顶掺杂区或第一导电型第一底掺杂区中;第一导电型体区;第一导电型掺杂区;源极区;漏极区;栅极电极;源极电极;及漏极电极。

    半导体装置及其制造方法

    公开(公告)号:CN106783629A

    公开(公告)日:2017-05-31

    申请号:CN201610019479.2

    申请日:2016-01-13

    Abstract: 本发明提供一种半导体装置及其制造方法。该半导体装置包括:衬底,且衬底包括:高电位区;低电位区;及隔离区,包括电位转换区以及连接区;外延层;第一导电型第一底掺杂区,设于连接区中;第一导电型第一顶掺杂区,设于连接区中,且直接接触第一导电型第一底掺杂区;至少一个第二导电型第一掺杂区,设于第一导电型第一顶掺杂区或第一导电型第一底掺杂区中;第一导电型体区;第一导电型掺杂区;源极区;漏极区;栅极电极;源极电极;及漏极电极。

    瞬间电压抑制二极管装置及其制造方法

    公开(公告)号:CN108231681B

    公开(公告)日:2020-05-26

    申请号:CN201710754861.2

    申请日:2017-08-29

    Inventor: 陈鲁夫 陈柏安

    Abstract: 本发明实施例提供一种瞬间电压抑制二极管装置及其制造方法。瞬间电压抑制二极管装置包括基板;第二导电类型第一外延层,设置于基板上;第二导电类型第二外延层,设置于第二导电类型第一外延层和基板之间;多个沟槽隔离物,自第二导电类型第一外延层延伸穿过第二导电类型第二外延层至基板中,沟槽隔离物将基板划分为第一主动区,其包括第二导电类型掺杂阱,设置于第二导电类型第一外延层内;第一导电类型掺杂阱和第一导电类型埋藏层,设置于第二导电类型第二外延层内;第二导电类型掺杂阱与第一导电类型埋藏层作为齐纳二极管。

    薄膜电阻器、半导体元件及其制造方法

    公开(公告)号:CN106981455A

    公开(公告)日:2017-07-25

    申请号:CN201610394947.4

    申请日:2016-06-06

    Inventor: 陈鲁夫 陈柏安

    CPC classification number: H01L27/0738 H01L21/822 H01L21/8232 H01L28/20

    Abstract: 本发明提供一种薄膜电阻器、半导体元件及其制造方法,具有薄膜电阻器的半导体元件包括具有第一区与第二区的基底。第二区配置有至少一金属氧化物半导体场效应晶体管。第一区包括多个第一导体结构、第一介电层、电阻层、第二介电层以及多个接触窗。第一导体结构位于第一区的基底上。第一介电层覆盖第一导体结构,以电性隔离第一导体结构。电阻层位于第一介电层上。第二介电层位于电阻层上。接触窗至少贯穿第二介电层,并分别与电阻层电连接。

    半导体结构
    7.
    发明公开

    公开(公告)号:CN106373942A

    公开(公告)日:2017-02-01

    申请号:CN201510666469.3

    申请日:2015-10-15

    Inventor: 陈柏安 陈鲁夫

    CPC classification number: H01L23/60

    Abstract: 一种半导体结构,用以释放一静电放电电流,并包括一衬底、一第一掩埋层、一第二掩埋层、一第一阱、一第二阱、一第一掺杂区、一沟渠式栅极以及一第二掺杂区。第一及第二掩埋层形成在衬底之上。第一阱形成在第一掩埋层之上。第二阱形成在第二掩埋层之上,重叠部分第二掩埋层。第一掺杂区形成在第一阱之中。沟渠式栅极延伸进入第二阱以及第一掩埋层。第二掺杂区形成在第二阱之中,并接触沟渠式栅极。

    高压半导体装置
    8.
    发明授权

    公开(公告)号:CN110400842B

    公开(公告)日:2023-01-06

    申请号:CN201910187396.8

    申请日:2019-03-13

    Abstract: 本发明提供了一种高压半导体装置,包含半导体衬底,具有第一导电类型,源极区和漏极区设置于半导体衬底上,其中漏极区具有与第一导电类型相反的第二导电类型,且源极区包含分别具有第一导电类型和第二导电型的两个部分,第一隔离结构和第二隔离结构分别设置于漏极区的相对两侧,其中第一隔离结构在源极区与漏极区之间,第一阱设置于第二隔离结构下且具有第一导电类型,其中第一阱的顶面邻接第二隔离结构的底面,以及第一埋层设置于半导体衬底内且具有第一导电类型,其中第一埋层与第一阱重迭。

    绝缘栅极双极性晶体管及其制造方法

    公开(公告)号:CN105374864A

    公开(公告)日:2016-03-02

    申请号:CN201410527310.9

    申请日:2014-10-09

    Abstract: 本发明一实施例提供一种绝缘栅极双极性晶体管及其制造方法,该绝缘栅极双极性晶体管包括:集极电极;集极层;第一导电型漂移层,设于集极层上;第一射极层;沟槽,自第一射极层的表面延伸入第一导电型漂移层中,其中沟槽具有相对的第一侧及第二侧;栅极电极,填入沟槽中且延伸于第一射极层的表面上,其中在第一侧及第二侧的栅极电极于第一射极层的表面上的延伸距离不同;栅极介电层;第二射极区;层间介电层;及射极电极。

    绝缘栅极双极性晶体管及其制造方法

    公开(公告)号:CN105280692A

    公开(公告)日:2016-01-27

    申请号:CN201410383362.3

    申请日:2014-08-06

    Abstract: 本发明实施例提供一种绝缘栅极双极性晶体管,包括:基板;具有第一导电型集电极区及相邻的第二导电型集电极区,自基板的下表面延伸入基板中;集电极电极,电连接第二导电型集电极区,且通过集电极绝缘层与第一导电型集电极区电性绝缘;第一发射极区,第二发射极区,以及第一导电型基极区;发射极电极,栅极介电层,及栅极电极,栅极电极设于栅极介电层上。本发明实施例亦提供此绝缘栅极双极性晶体管的制造方法。

Patent Agency Ranking