公开(公告)号：CN103151353A

公开(公告)日：2013-06-12

申请号：CN201210107453.5

申请日：2012-04-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  朱鸣

IPC: H01L27/092 ,  H01L29/423

CPC classification number: H01L27/0629 ,  H01L21/28008 ,  H01L21/823842 ,  H01L21/82385 ,  H01L21/823878 ,  H01L27/0207 ,  H01L27/0738 ,  H01L27/092 ,  H01L28/20 ,  H01L29/42372 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/66545

Abstract: CMOS半导体管芯包括：衬底；绝缘层，位于衬底的主面的上方；多个P金属栅极区域，形成在绝缘层内，总体覆盖主面的第一区域；多个N金属栅极区域，形成在绝缘层内，总体覆盖主面的第二区域，其中，第一区域与第二区域的第一比率等于或大于1；多个伪P金属栅极区域，形成在绝缘层内，总体覆盖主面的第三区域；以及多个伪N金属栅极区域，形状在绝缘层内，总体覆盖主面的第四区域，其中，第三区域与第四区域的第二比率基本上等于第一比率。本发明还提供了半导体管芯的金属栅极部件。

公开(公告)号：CN103151353B

公开(公告)日：2016-06-29

申请号：CN201210107453.5

申请日：2012-04-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  朱鸣

IPC: H01L27/092 ,  H01L29/423

CPC classification number: H01L27/0629 ,  H01L21/28008 ,  H01L21/823842 ,  H01L21/82385 ,  H01L21/823878 ,  H01L27/0207 ,  H01L27/0738 ,  H01L27/092 ,  H01L28/20 ,  H01L29/42372 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/66545

Abstract: CMOS半导体管芯包括：衬底；绝缘层，位于衬底的主面的上方；多个P金属栅极区域，形成在绝缘层内，总体覆盖主面的第一区域；多个N金属栅极区域，形成在绝缘层内，总体覆盖主面的第二区域，其中，第一区域与第二区域的第一比率等于或大于1；多个伪P金属栅极区域，形成在绝缘层内，总体覆盖主面的第三区域；以及多个伪N金属栅极区域，形状在绝缘层内，总体覆盖主面的第四区域，其中，第三区域与第四区域的第二比率基本上等于第一比率。本发明还提供了半导体管芯的金属栅极部件。

公开(公告)号：CN104061848A

公开(公告)日：2014-09-24

申请号：CN201310394835.5

申请日：2013-09-03

Applicant: 株式会社东芝

Inventor： 安本恭章 ,  梁濑直子 ,  尾原亮一 ,  增子真吾 ,  佐野贤也 ,  垣内赖人 ,  野田隆夫 ,  饭田敦子

IPC: G01B7/16

CPC classification number: G01L1/2293 ,  H01L24/05 ,  H01L27/0738 ,  H01L28/24 ,  H01L29/1608 ,  H01L29/7803 ,  H01L2924/13055 ,  H01L2924/00

Abstract: 一种半导体装置，在半导体装置中半导体基板具有第1及第2区域。在上述半导体基板的上述第1区域中设有绝缘栅场效应晶体管。设有应变仪部，该应变仪部具有：长条的金属电阻体，设置在上述半导体基板的上述第2区域中的上述半导体基板的上表面的内侧；第1绝缘膜，设置在上述半导体基板与上述金属电阻体之间，延伸至上述半导体基板的上述上表面；以及第2绝缘膜，跨过上述金属电阻体而设置在上述第1绝缘膜上方。上述半导体基板载置于基板。

公开(公告)号：CN101911297B

公开(公告)日：2011-11-16

申请号：CN200880124715.0

申请日：2008-11-25

Applicant: 美光科技公司

Inventor： D·V.·尼马尔·拉马斯瓦米 ,  古尔特杰·S·桑胡

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11582 ,  G11C16/0483 ,  H01L21/8239 ,  H01L27/0738 ,  H01L27/11524 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11578 ,  H01L29/42328 ,  H01L29/42348 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7889 ,  H01L29/7926

Abstract: 一些实施例包含形成半导体构造的方法。可形成n型掺杂材料与p型掺杂材料的交替层。可将所述交替层图案化成通过开口而彼此间隔开的多个垂直立柱。可用隧道电介质、电荷存储材料及阻挡电介质给所述开口加衬。可在所述经加衬开口内形成绝缘材料与导电控制栅极材料的交替层。一些实施例包含形成NAND单位单元的方法。可形成交替的n型材料与p型材料的立柱。可用隧道电介质层、电荷存储材料层及阻挡电介质层给所述立柱加衬。可在所述经加衬立柱之间形成绝缘材料与导电控制栅极材料的交替层。一些实施例包含半导体构造，且一些实施例包含NAND单位单元。

公开(公告)号：CN1501579A

公开(公告)日：2004-06-02

申请号：CN200310116158.7

申请日：2003-11-17

Applicant: 松下电器产业株式会社

Inventor： 中谷俊文 ,  足立寿史 ,  平冈幸生

IPC: H03F3/45 ,  H03D7/14 ,  H03B7/14

CPC classification number: H03K3/354 ,  H01L27/0203 ,  H01L27/0738

Abstract: 提出了一种半导体差分电路，所述的半导体差分电路包括：半导体衬底；在半导体衬底上的第一半导体器件，所述的第一半导体器件具有：栅电极G1，用于使差分信号的其中之一输送到其上；以及漏电极D1，用于输出由栅电极G1控制的差分信号的其中之一；在半导体衬底上形成的第二半导体器件，所述的第二半导体器件具有：栅电极G2，用于使所述差分信号中的另一个输送到其上；以及漏电极D2，用于输出由所述的栅电极G2控制的差分信号中的另一个，其中：将漏电极D1和第二漏电极D2设置得较接近，从而使其在预定的频率上，等价于漏电极D1通过预定电阻接地，并且漏电极D2通过预定电阻接地。

公开(公告)号：CN106981455A

公开(公告)日：2017-07-25

申请号：CN201610394947.4

申请日：2016-06-06

Applicant: 新唐科技股份有限公司

Inventor： 陈鲁夫 ,  陈柏安

IPC: H01L21/822 ,  H01L21/8232 ,  H01L27/07 ,  H01L23/64

CPC classification number: H01L27/0738 ,  H01L21/822 ,  H01L21/8232 ,  H01L28/20

Abstract: 本发明提供一种薄膜电阻器、半导体元件及其制造方法，具有薄膜电阻器的半导体元件包括具有第一区与第二区的基底。第二区配置有至少一金属氧化物半导体场效应晶体管。第一区包括多个第一导体结构、第一介电层、电阻层、第二介电层以及多个接触窗。第一导体结构位于第一区的基底上。第一介电层覆盖第一导体结构，以电性隔离第一导体结构。电阻层位于第一介电层上。第二介电层位于电阻层上。接触窗至少贯穿第二介电层，并分别与电阻层电连接。

公开(公告)号：CN104779291A

公开(公告)日：2015-07-15

申请号：CN201510016305.6

申请日：2015-01-13

Applicant: 株式会社索思未来

Inventor： 松浦克好 ,  有吉润一

IPC: H01L29/78 ,  H01L27/02 ,  H01L27/088 ,  H01L21/8234

CPC classification number: H01L27/0288 ,  H01L21/26586 ,  H01L21/823418 ,  H01L21/823814 ,  H01L27/0629 ,  H01L27/0738 ,  H01L27/11517 ,  H01L29/6659 ,  H01L29/7833

Abstract: 提供了一种半导体集成电路装置及其制造方式。该装置包括第一绝缘栅极晶体管，其包括：第一导电类型的第一阱区、第一栅电极、第一导电类型的第一沟道掺杂区、第二导电类型的第一延伸区、第一源极区和第二源极区以及第二导电类型的第一镇流电阻，该第一镇流电阻的峰值杂质浓度低于第一延伸区的峰值杂质浓度，并且第一镇流电阻的深度大于第一延伸区的深度。采用本申请的方案，使得由镇流电阻引起的泄露电流减少，同时，泄露电流的不一致性减小。并且，使该镇流电阻的峰值杂质浓度小于延伸区中的峰值杂质浓度，并且镇流电阻的深度大于延伸区的深度。

公开(公告)号：CN101911297A

公开(公告)日：2010-12-08

申请号：CN200880124715.0

申请日：2008-11-25

Applicant: 美光科技公司

Inventor： D·V.·尼马尔·拉马斯瓦米 ,  古尔特杰·S·桑胡

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11582 ,  G11C16/0483 ,  H01L21/8239 ,  H01L27/0738 ,  H01L27/11524 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11578 ,  H01L29/42328 ,  H01L29/42348 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7889 ,  H01L29/7926

Abstract: 一些实施例包含形成半导体构造的方法。可形成n型掺杂材料与p型掺杂材料的交替层。可将所述交替层图案化成通过开口而彼此间隔开的多个垂直立柱。可用隧道电介质、电荷存储材料及阻挡电介质给所述开口加衬。可在所述经加衬开口内形成绝缘材料与导电控制栅极材料的交替层。一些实施例包含形成NAND单位单元的方法。可形成交替的n型材料与p型材料的立柱。可用隧道电介质层、电荷存储材料层及阻挡电介质层给所述立柱加衬。可在所述经加衬立柱之间形成绝缘材料与导电控制栅极材料的交替层。一些实施例包含半导体构造，且一些实施例包含NAND单位单元。

公开(公告)号：CN101521203A

公开(公告)日：2009-09-02

申请号：CN200910131196.7

申请日：2009-04-07

Applicant: 电子科技大学

Inventor： 陈星弼

IPC: H01L27/06 ,  H01L29/78 ,  H01L29/735 ,  H01L29/06

CPC classification number: H01L29/7393 ,  H01L27/0716 ,  H01L27/0738 ,  H01L29/0634 ,  H01L29/1095 ,  H01L29/7817 ,  H01L29/7831

Abstract: 本发明提供了一种半导体横向器件和高压器件。该半导体横向器件具有三个外接端，并且利用两种载流子导电。该器件包括一个以衬底为零电压的最高电压区和最低电压区，两区之间为表面耐压区。最高电压区与最低电压区内各有一个外接端和一个控制端，其中一个控制端是外接的，控制一种类型的载流子流，另一个控制端是内置的，控制另一种类型的载流子流，内置控制端上的电位受到外接控制端上的外加电压的调控。摘要附图示意地表示了一种利用n－MOSFET控制电子流而利用pnp双极型晶体管控制空穴流以制作上述器件的实现，其中pnp双极型晶体管基区的电位受到n－MOSFET栅电极上外加电压的调控。

公开(公告)号：CN106356362B

公开(公告)日：2019-08-06

申请号：CN201610556805.3

申请日：2016-07-14

Applicant: 三菱电机株式会社

Inventor： 渡边伸介

IPC: H01L23/522 ,  H01L23/528

CPC classification number: H01L27/0727 ,  H01L23/482 ,  H01L23/4824 ,  H01L23/535 ,  H01L27/0733 ,  H01L27/0738 ,  H01L28/00 ,  H01L29/0619 ,  H01L29/41758 ,  H01L29/41775 ,  H01L2224/4912 ,  H01L2224/49175

Abstract: 本发明得到一种晶体管，该晶体管能够抑制振荡，而不会发生性能的劣化、电阻的损伤。在半导体衬底(1)之上形成有多个栅极电极(2)、多个源极电极(3)及多个漏极电极(4)。漏极焊盘(7)形成于半导体衬底(1)之上，与多个漏极电极(4)连接。金属配线(10)形成于半导体衬底(1)之上，与漏极焊盘(7)分离并相邻，与漏极焊盘(7)平行地配置。接地焊盘(11)形成于半导体衬底(1)之上，与金属配线(10)的两端连接。