半导体器件制造中高品质氧化硅膜的低温形成

    公开(公告)号:CN109791870B

    公开(公告)日:2023-10-20

    申请号:CN201780060533.0

    申请日:2017-09-13

    摘要: 在低于约200℃的温度下通过PECVD将氧化硅层沉积在半导体衬底上,并用氦等离子体处理以将沉积层的应力降低至小于约80MPa的绝对值。等离子体处理降低了氧化硅层中的氢含量,并且导致低应力膜,其也可具有高密度和低粗糙度。在一些实施方案中,将膜沉积在半导体衬底上,该半导体衬底包含一个或多个温度敏感层,例如有机材料层或旋涂电介质,其不能承受高于250℃的温度。在一些实施方案中,氧化硅膜沉积至约100‑200埃之间的厚度,并且在蚀刻半导体衬底上的其他层期间用作硬掩模层。

    碳掩模沉积
    10.
    发明公开
    碳掩模沉积 审中-实审

    公开(公告)号:CN118541781A

    公开(公告)日:2024-08-23

    申请号:CN202380016614.6

    申请日:2023-01-10

    摘要: 公开关于沉积碳掩模以使经部分蚀刻的掩模变厚的示例。一示例提供一种方法,其包含在衬底上形成掩模层、以及蚀刻该衬底以部分地形成一或更多个经蚀刻的特征,该衬底的蚀刻还引起该掩模层的蚀刻。该方法还包含,在蚀刻该一或更多个经蚀刻的特征的一部分之后但在完成该一或更多个经蚀刻的特征的蚀刻之前,通过等离子体增强化学气相沉积(PECVD),在该掩模层上沉积碳掩模。