公开(公告)号：CN1005662B

公开(公告)日：1989-11-01

申请号：CN86100419

申请日：1986-01-21

申请人： 得克萨斯仪器公司

发明人： 雷蒙德·平克亨 ,  付雷德利卡·A·威廉特

IPC分类号： G11C8/02

CPC分类号： G11C29/848 ,  G09G5/39 ,  G09G2360/123 ,  G09G2360/126 ,  G11C7/1006 ,  G11C7/1075 ,  G11C8/12

摘要： 一半导体存储器含有四个阵列并使存储器单元按显示器的象素位置排列，即为位映射的。阵列中有相关连的移位寄存器并以并联方式将数据装入和以串行格式输出到显示器上。它们以输出和输入在一根引线上作多路传送的循环方式工作；或将相邻对作级联排列，即一个寄存器接收专门的串行输入，另一个在专用引线上提供串行输出。可用一判优电路禁示数据传送到被寻址的存储器部位，可用一传送门控制阵列间和相关移位寄存器间的数据传送。

公开(公告)号：CN108074593A

公开(公告)日：2018-05-25

申请号：CN201710196664.3

申请日：2017-03-29

申请人： 桑迪士克科技有限责任公司

发明人： J.李 ,  A.派 ,  T.唐 ,  R.A.马德普尔 ,  A.考尔 ,  R.K.克里什南 ,  V.科拉加特拉

IPC分类号： G11C7/10

CPC分类号： G06F3/0604 ,  G06F3/0658 ,  G06F3/0659 ,  G06F3/0679 ,  G11C5/025 ,  G11C7/1075 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/10 ,  G11C16/26 ,  G11C16/32

摘要： 公开了用于访问非易失性存储器的装置、系统、方法和计算机程序产品。一种装置包括一个或多个存储器裸片。存储器裸片包括非易失性存储器单元阵列、一组端口、以及裸片上控制器。所述一组端口包括第一端口和第二端口。所述第一端口包括第一多个电触头，并且所述第二端口包括第二多个电触头。所述裸片上控制器经由所述一组端口进行通信以接收命令和地址信息并且传送用于对所述非易失性存储器单元阵列的数据操作的数据。所述裸片上控制器在第一模式中使用所述第一端口和所述第二端口，并且在第二模式中使用所述第一端口而不使用所述第二端口。所述第二模式提供了与传统类型的存储器裸片的接口的兼容性。

公开(公告)号：CN107925384A

公开(公告)日：2018-04-17

申请号：CN201580081953.8

申请日：2015-09-02

申请人： 美光科技公司

发明人： 潘栋 ,  吴俊

IPC分类号： H03B5/04

CPC分类号： H03B5/04 ,  G11C7/1075 ,  G11C11/40611 ,  G11C11/40615 ,  H03B5/24 ,  H03K3/011 ,  H03K3/0231 ,  H03K3/03 ,  H03K4/502 ,  H03L1/026

摘要： 本文中揭示了用于温度独立振荡器电路的设备及方法。所述设备可包含脉冲产生器电路(326)，其经配置以基于电容器(314)的充电及放电且进一步基于参考电压来提供周期性脉冲。所述脉冲产生器电路(326)可包含：电容器(314)，其耦合在第一参考电压与第一节点之间，其中所述电容器(314)经配置以响应于所述周期性脉冲而通过所述节点进行充电及放电；电阻器(316)及二极管(320)，所述电阻器(316)及二极管(320)串联耦合在第二节点与第二参考电压之间；及比较器(322)，其耦合到所述第一及第二节点且经配置以基于所述第一及第二节点上的电压提供所述周期性脉冲，其中所述周期性脉冲的周期是至少基于所述电阻器(316)及电流。

公开(公告)号：CN107799135A

公开(公告)日：2018-03-13

申请号：CN201710762282.2

申请日：2017-08-30

申请人： 爱思开海力士有限公司

发明人： 玄相娥 ,  姜泰珍 ,  金显承 ,  张南圭 ,  崔源锡 ,  郑元敬 ,  李承熏

IPC分类号： G11C7/10

CPC分类号： G11C11/35 ,  G11C5/06 ,  G11C7/1045 ,  G11C7/1057 ,  G11C7/1084 ,  G11C7/109 ,  G11C7/22 ,  G11C11/404 ,  G11C11/40607 ,  G11C11/4082 ,  G11C11/4093 ,  G11C16/26 ,  G11C29/021 ,  G11C29/028 ,  G11C2207/105 ,  G11C7/1075

摘要： 一种半导体系统可以包括：外部通道，包括CA(命令/地址)通道以及第一数据通道和第二数据通道；以及第一半导体芯片和第二半导体芯片，共同耦合到CA通道，耦合到第一数据通道和第二数据通道中的相应的不同数据通道，以及其中的每个半导体芯片包括耦合信息焊盘。第一值可以输入给第一半导体芯片和第二半导体芯片中的耦合到第一数据通道的一个半导体芯片的耦合信息焊盘，而第二值可以输入给耦合到第二数据通道的另一个半导体芯片的耦合信息焊盘。第一半导体芯片和第二半导体芯片中的每个半导体芯片使用施加给CA通道的CA信息和输入给对应的耦合信息焊盘的值来选择性地储存设置信息。

公开(公告)号：CN104681081B

公开(公告)日：2017-12-15

申请号：CN201410659612.1

申请日：2014-11-18

申请人： 国际商业机器公司

发明人： N·哈格斯皮尔 ,  S·容汉斯 ,  M·克莱因 ,  J·瓦尔特

IPC分类号： G11C11/412

CPC分类号： G11C7/1015 ,  G11C7/1075 ,  G11C2207/2209

摘要： 描述了一种避免来自两个或者更多独立写入操作在单端口存储器设备中的写入冲突的方法和芯片。从第一数据发送器接收具有第一偶数据对象和第一奇数据对象的第一写入操作。在与第一写入操作基本上相同的时间从第二数据发送器接收具有第二偶数据对象和第二奇数据对象的第二写入操作。延迟第二写入操作，使得第一偶数据对象在与第二偶数据对象向第一单端口存储器设备进行写入不同的时间向第一单端口存储器设备进行写入。延迟第二写入操作，使得第一奇数据对象在与第二奇数据对象不同的时间向第二单端口存储器。

公开(公告)号：CN104376870B

公开(公告)日：2017-08-15

申请号：CN201410397457.0

申请日：2014-08-13

申请人： 阿尔特拉公司

发明人： D·刘易斯

IPC分类号： G11C11/413

CPC分类号： G06F1/08 ,  G11C7/1075 ,  G11C7/222

摘要： 本发明提供了一种具有危害预测和预防电路系统的集成电路。危害预测电路系统可预测在两个周期信号之间的未来危害状况，并且危害预防电路系统可选择性地延迟两个周期信号中的至少一个，以避免预测的危害状况。使用仲裁电路，单端口存储器单元可提供多端口存储器功能，其中仲裁电路包括危害预测和预防电路系统并且从至少两个请求生成器中接收存储器访问请求。仲裁电路可以以同步模式操作，并且基于预定的逻辑表执行端口选择。仲裁电路也可以以异步模式操作，并且仲裁电路一接收到存储器访问请求就将其执行。用危害预测和预防电路系统可避免通过从至少两个请求生成器中同时接收存储器访问请求而导致的亚稳态。

公开(公告)号：CN106847334A

公开(公告)日：2017-06-13

申请号：CN201710131511.0

申请日：2017-03-07

申请人： 苏州中芯原微电子有限公司

发明人： 宋俊华

IPC分类号： G11C11/419 ,  G11C7/10 ,  G11C8/16

CPC分类号： G11C11/419 ,  G11C7/1075 ,  G11C8/16

摘要： 本发明公开了一种用于双端口静态存储器的写辅助电路，所述写辅助电路包括：将A端口位元线和B端口位元线锁定在低电平的位元线低电平锁定模块，将A端口反相位元线和B端口反相位元线锁定在高电平的反相位元线高电平锁定模块，将A端口反相位元线和B端口反相位元线锁定在低电平的反相位元线低电平锁定模块，将A端口位元线和B端口位元线锁定在高电平的位元线高电平锁定模块，A端口写入使能控制线，以及B端口写入使能控制线。本发明用于双端口静态存储器的写辅助电路,可提高数据写入的可靠性。

公开(公告)号：CN104106115B

公开(公告)日：2017-03-22

申请号：CN201280069104.7

申请日：2012-09-28

申请人： 吉林克斯公司

发明人： 艾弗伦·C·吴 ,  珍娜许·萨拉利雅

IPC分类号： G11C7/10 ,  G11C5/04

CPC分类号： G11C7/1075 ,  G11C5/04 ,  G11C29/023 ,  G11C29/028

摘要： 本发明提供一种包含多个存储块(208)、第一组存取端口(204)以及第二组存取端口(206)的存储器布置(200)。路由电路(209)将所述第一组和第二组存取端口中的每一对耦合到所述存储块中的相应者。每一对包含来自所述第一组的第一存取端口以及来自所述第二组的第二存取端口。所述第一存取端口具有对所述相应存储块的第一部分的写入存取权，但不具有对所述存储块的第二部分的写入存取权，以及具有对所述第二部分的读取存取权，但不具有对所述第一部分的读取存取权。所述第二存取端口具有对所述第二部分的写入存取权，但不具有对所述第一部分的写入存取权，以及具有对所述第一部分的读取存取权，但不具有对所述第二部分的读取存取权。

公开(公告)号：CN106409324A

公开(公告)日：2017-02-15

申请号：CN201610621144.8

申请日：2016-08-01

申请人： 三星电子株式会社

发明人： 柳成宪 ,  崔钟贤 ,  孙东佑 ,  吴起硕

IPC分类号： G11C7/10 ,  G11C7/12 ,  G11C8/16

CPC分类号： G11C7/12 ,  G11C5/141 ,  G11C5/145 ,  G11C7/062 ,  G11C7/065 ,  G11C7/08 ,  G11C11/4074 ,  G11C11/4091 ,  G11C11/4094 ,  G11C7/1075 ,  G11C8/16

摘要： 一种半导体存储器件包括多个存储单元、多条字线和多条位线，其中每个存储单元耦合到各自的字线和位线。半导体存储器件包括多个读出放大器，其中每个读出放大器耦合到两条位线。半导体存储器件被配置为接收第一正供电电压、第二正供电电压和负供电电压，并且在放大存储单元中的数据的操作中基于负供电电压来确定放大电压的低电平。

公开(公告)号：CN106328182A

公开(公告)日：2017-01-11

申请号：CN201610693142.X

申请日：2016-08-18

申请人： 佛山中科芯蔚科技有限公司

发明人： 陈岚

IPC分类号： G11C7/10

CPC分类号： G11C7/1051 ,  G11C7/1075

摘要： 本发明公开了一种存储器读取电路，包括：预充电路、读取辅助电路、灵敏放大器及反馈电路和伪灵敏放大器及反馈电路；其中：读取辅助电路分别与预充电路、灵敏放大器及反馈电路和伪灵敏放大器及反馈电路相连；预充电路将存储器存储单元的位线预充至供电电压；预充后，读取辅助电路将第一位线和第二位线以相同的下拉电流进行放电操作，第一位线放电快于第二位线接近读取辅助电路的翻转阈值；当第二位线到达读取辅助电路的翻转阈值时，灵敏放大器及反馈电路将存储单元的数据进行整形传输，并输出一个反馈信号关闭读取辅助电路，第二位线端放电停止，灵敏放大器及反馈电路将接受的数据放大传输至输出端口。本发明能够提高存储器的读取速度。