-
公开(公告)号：CN1130646C
公开(公告)日：2003-12-10
申请号：CN92112046.X
申请日：1992-09-30
申请人： 英特尔公司
IPC分类号： G06F13/38
CPC分类号： G06F15/7832 , G06F1/08 , G06F1/3237 , G06F9/30083 , G06F12/0835 , G06F12/0891 , Y02D10/128
摘要： 一微处理机能有选择地以总线的速度，或者以数倍总线的速度操作。此微处理机包含有一锁相回路，以产生微处理机内部操作用的时钟信号和总线上传送数据操作用的总线时钟信号。本发明使得微处理机磁心能以与地址/数据总线相同的频率或者为其二倍的频率运行。
-
公开(公告)号：CN109791426A
公开(公告)日：2019-05-21
申请号：CN201780061249.5
申请日：2017-09-26
申请人： 微软技术许可有限责任公司
IPC分类号： G06F1/26 , G06F1/3237 , G06F1/3234 , G06F1/3287
CPC分类号： G06F1/26 , G06F1/266 , G06F1/3237 , G06F1/325 , G06F1/3287 , Y02D10/128 , Y02D10/171
摘要： 本文呈现了用于电子、处理和计算系统的输入功率定序实现。在一个示例中，提供了一种向电子系统的操作元件提供功率的方法。该方法包括维护操作元件的定序信息，该定序信息指示各操作元件中的每一个的相对优先级和浪涌延迟。响应于各操作元件中的一些请求转换到供电状态，该方法包括至少将各操作元件中的一些操作元件的指示放置在队列中，至少基于与队列中的操作元件相关联的定序信息建立用于服务队列的功率定序过程，以及发起功率定序过程以向队列中的操作元件提供输入功率。
-
公开(公告)号：CN107977192A
公开(公告)日：2018-05-01
申请号：CN201610918142.5
申请日：2016-10-21
申请人： 超威半导体公司
CPC分类号： G06F9/3887 , G06F9/30014 , G06F9/30036 , G06F9/3893 , G06F7/5443 , G06F1/3237
摘要： 本公开涉及一种用于在多个算术逻辑单元(ALU)中执行多精度计算的方法和设备，其包括使第一单指令/多数据(SIMD)块通道装置与第二SIMD块通道装置配对以产生在所述第一与第二通道装置之间具有单层级交错的第一块对。使第三SIMD块通道装置与第四SIMD块通道装置配对以产生在所述第三与第四通道装置之间具有单层级交错的第二块对。在所述第一块对和所述第二块对处接收多个源输入。所述第一块对计算第一结果，且所述第二块对计算第二结果。
-
公开(公告)号：CN107850919A
公开(公告)日：2018-03-27
申请号：CN201680039998.3
申请日：2016-06-27
申请人： 高通股份有限公司
发明人： 法迪·阿德尔·哈姆丹
CPC分类号： H03K3/0372 , G06F1/10 , G06F1/12 , G06F1/3237 , G06F13/362 , H03K3/0375 , H03K5/131 , H03K5/135 , H03K2005/00013 , H03K2005/00058 , Y02D10/128
摘要： 一种设备包含时钟门控电路CGC的锁存器。所述锁存器经配置以响应于时钟信号而产生第一信号。所述设备进一步包含所述CGC的延迟电路。所述延迟电路经配置以接收所述时钟信号并基于所述时钟信号和所述第一信号而产生第二信号。所述设备进一步包含所述CGC的输出电路。所述输出电路耦合到所述延迟电路和所述锁存器。所述输出电路经配置以基于所述时钟信号和所述第二信号而产生主时钟信号。所述主时钟信号的边缘基于与从时钟信号相关联的延迟特性而相对于所述时钟信号的边缘延迟。
-
公开(公告)号：CN104850209B
公开(公告)日：2018-03-13
申请号：CN201510202019.9
申请日：2010-09-26
申请人： 英特尔公司
CPC分类号： G06F1/324 , G06F1/32 , G06F1/3203 , G06F1/3206 , G06F1/3228 , G06F1/3234 , G06F1/3237 , G06F1/3243 , G06F1/3246 , G06F1/3287 , G06F1/329 , G06F1/3293 , G06F1/3296 , G06F9/5027 , G06F9/5094 , G06F2209/501 , Y02D10/126 , Y02D10/17 , Y02D10/171 , Y02D10/22 , Y02D10/26 , Y02D50/20
摘要： 介绍了用于提高事件处理的性能的装置的实施例。在一个实施例中，该装置包括多个处理元件和任务路由逻辑。如果处理元件中的至少一个处理元件处于涡轮加速模式，那么任务路由逻辑至少基于性能损失的比较来选择用于执行任务的处理元件。
-
公开(公告)号：CN105051704B
公开(公告)日：2018-01-30
申请号：CN201480017122.X
申请日：2014-02-18
申请人： 夏普株式会社
IPC分类号： G06F12/00 , G06F9/50 , G06F12/06 , G06F15/177
CPC分类号： G06F1/3287 , G06F1/3206 , G06F1/3237 , G06F1/3275 , G06F9/5094 , G06F12/06 , Y02D10/14 , Y02D10/171 , Y02D10/22 , Y02D50/20
摘要： 提供能根据用户的使用状况适当地降低消耗功率的电子设备。根据某实施方式的具有省电模式的电子设备包含：控制电子设备的动作的处理器；以及以可个别地设为停止状态的方式构成且处理器可利用的多个存储器。处理器基于处理器的处理负荷，使多个存储器中的规定数量的存储器成为停止状态从而转移到省电模式。处理器在省电模式中具有限制电子设备的一部分动作的待机状态和正常控制电子设备的动作的激活状态，无论是待机状态还是激活状态，均维持规定数量的存储器的停止状态。
-
公开(公告)号：CN102306111B
公开(公告)日：2017-12-19
申请号：CN201110193655.1
申请日：2010-09-26
申请人： 英特尔公司
CPC分类号： G06F1/324 , G06F1/32 , G06F1/3203 , G06F1/3206 , G06F1/3228 , G06F1/3234 , G06F1/3237 , G06F1/3243 , G06F1/3246 , G06F1/3287 , G06F1/329 , G06F1/3293 , G06F1/3296 , G06F9/5027 , G06F9/5094 , G06F2209/501 , Y02D10/126 , Y02D10/17 , Y02D10/171 , Y02D10/22 , Y02D10/26 , Y02D50/20
摘要： 介绍了用于提高事件处理的性能的装置的实施例。在一个实施例中，该装置包括多个处理元件和任务路由逻辑。如果处理元件中的至少一个处理元件处于涡轮加速模式，那么任务路由逻辑至少基于性能损失的比较来选择用于执行任务的处理元件。
-
公开(公告)号：CN107179801A
公开(公告)日：2017-09-19
申请号：CN201710398082.3
申请日：2017-05-31
申请人： 北京集创北方科技股份有限公司
CPC分类号： G06F1/04 , G06F1/24 , G06F1/3237
摘要： 本发明公开了一种数模集成电路及其控制方法，数模集成电路包括：时钟模块，用于产生时钟信号；数字模块，用于根据所述时钟信号进行初始化和部分工作，并产生初始化完成信号、工作完成信号和控制信号；以及启动模块，用于根据所述初始化完成信号、所述工作完成信号、所述控制信号以及复位信号为所述时钟模块提供启动信号，并用于在所述数字模块完成初始化和部分工作前控制所述时钟信号；以及软件单元，用于在所述数字模块完成初始化和部分工作后控制所述时钟信号。其可实现时钟模块的自启动，降低了电路功耗，且提高了应用上的简洁性。
-
公开(公告)号：CN103460189B
公开(公告)日：2017-03-15
申请号：CN201280008516.X
申请日：2012-02-10
申请人： 英特尔公司
CPC分类号： G06F13/24 , G06F1/3206 , G06F1/3237 , G06F1/3296
摘要： 描述了用于确定临时的容许时延报告(tLTR)值的技术。处理单元必须在由tLTR指定的持续期间内响应装置中断，以确保没有输入数据由于装置缓冲器溢出而丢失。tLTR值可用于当装置驱动器期望用于事务的多次的连续中断时防止处理单元进入太深的睡眠状态。
-
公开(公告)号：CN103425232B
公开(公告)日：2016-12-28
申请号：CN201310178033.0
申请日：2013-05-14
申请人： 美国博通公司
发明人： 郑辉星
IPC分类号： G06F1/32
CPC分类号： G06F1/3206 , G06F1/3234 , G06F1/3237 , G06F1/3246 , G06F1/3275 , G06F1/3287 , Y02D10/128 , Y02D10/14 , Y02D10/171
摘要： 本发明涉及用于多核处理器的漏变化感知功率管理，具体提供了一种系统和方法来提高处理器核（诸如多核处理器中的处理器核）的功率效率。当处理器核的期望空闲被识别时，影响处理器核应进入哪种功率节省模式的处理器核的无冗余时间可被确定。在运行时期间，处理器核的无冗余时间可被确定，以有助于确定提高处理器核的功率效率的可适用功率节省模式。
-
-
-
-
-
-
-
-
-
搜索结果
330 条记录 (耗时 0.015 秒)