利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

21 条记录 (耗时 0.043 秒)

    一种二阶Booth编码Wallace树乘法器电路的测试方法
    11.
    发明授权
    一种二阶Booth编码Wallace树乘法器电路的测试方法 有权

    公开(公告)号：CN111025133B

    公开(公告)日：2022-02-22

    申请号：CN201911019101.2

    申请日：2019-10-24

    申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

    发明人： 孙健爽 ,  陈雷 ,  刘增荣 ,  李学武 ,  王文锋 ,  孙华波 ,  倪劼 ,  李琦 ,  郭琨 ,  刘亚泽 ,  赫彩 ,  甄淑琦

    IPC分类号： G01R31/317 ,  G01R31/3181

    摘要： 本发明涉及一种二阶Booth编码Wallace树乘法器电路的测试方法：S1、获取乘法器结构；S2、生成用于测试部分积产生电路的测试向量集合；S3、生成用于部分积压缩电路的测试向量集合：遍历部分积压缩电路中所有的压缩器单元的所有输入，得到部分积阵列输出的集合；根据乘法器拓扑结构，将部分积阵列输出的集合中的每个部分积阵列输出转换成乘法器的原始输入，从而得到用于测试部分积压缩电路的测试向量集合；S4、对比用于部分积产生电路和部分积压缩电路的测试向量，去除重复的测试向量，得到最终的测试向量集输入到乘法器中进行测试验证；S5、采用伪随机码测试方法，对最终求和电路部分的测试。本发明采用较少的测试向量，实现较高的测试覆盖率。

    用于可编程逻辑器件中可变位宽存储器的自动测试电路
    12.
    发明公开
    用于可编程逻辑器件中可变位宽存储器的自动测试电路 审中-实审

    公开(公告)号：CN113886166A

    公开(公告)日：2022-01-04

    申请号：CN202111015082.3

    申请日：2021-08-31

    申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

    发明人： 陈雷 ,  刘亚泽 ,  孙华波 ,  孙健爽 ,  王文锋 ,  张玉 ,  方鑫 ,  伊经伟 ,  李智 ,  郭琨

    IPC分类号： G06F11/267 ,  G06F11/22

    摘要： 本发明公开了一种用于可编程逻辑中可变位宽存储器的自动测试电路，包括地址数据产生器、位宽选择器和可变位宽比较器；地址数据产生器用于自动产生15位顺序可自动翻转地址信号和数据、写使能信号，并传输给位宽选择器；位宽选择器接收到来自地址数据产生器的信号后，根据位宽选择情况对接收到的信号进行转换，并将转换后的信号传输至每一个待测存储器；可变位宽比较器用于接收来自待测存储器的输出数据信号，根据选择的位宽对信号进行转换，并将转换后的信号进行比较，得到测试结果后输出结果。本发明能够使用较少的电路结构，实现对可编程逻辑内嵌存储器的自动全遍历测试，并可根据存储器宽度选择适合的位宽进行测试，具备较高的测试效率和灵活性。

    一种片上大容量双端口同步存储器
    16.
    发明公开
    一种片上大容量双端口同步存储器 审中-实审

    公开(公告)号：CN117789780A

    公开(公告)日：2024-03-29

    申请号：CN202311465910.2

    申请日：2023-11-06

    申请人： 北京微电子技术研究所 ,  北京时代民芯科技有限公司

    发明人： 刘亚泽 ,  陈雷 ,  孙华波 ,  杨铭谦 ,  孙健爽 ,  翟笑 ,  孙晋怡 ,  彭宝莉 ,  赵美然 ,  张伟

    IPC分类号： G11C7/10 ,  G11C7/22 ,  G11C8/10

    摘要： 一种片上大容量双端口同步存储器，包括端口控制器、时钟控制器、地址译码器、读写控制器、三个存储阵列、一个带时钟反馈的存储阵列。端口控制器接收两个端口的输入数据、地址、写使能等信号，将其转换为内部信号，将内部输出信号转换为两个端口输出数据；时钟控制器用于接收时钟，产生内部时钟；地址译码器用于将内部地址信号转换为字线驱动信号和读写控制信号；读写控制器用于接收读写控制信号，将内部输入信号写入存储阵列，或将存储阵列中的数据读出为内部输出信号；四个存储阵列用于存储数据，同时提供时钟反馈通路。本发明能够内部产生时序信号，实现两个端口同步读写，具有灵活、面积小、大容量等优点，可实现片上海量数据缓存等应用场景。

    一种基于扫描链的抗辐照FPGA中可编程逻辑块的测试方法
    17.
    发明公开
    一种基于扫描链的抗辐照FPGA中可编程逻辑块的测试方法 审中-实审

    公开(公告)号：CN115616389A

    公开(公告)日：2023-01-17

    申请号：CN202211177013.7

    申请日：2022-09-26

    申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

    发明人： 陈雷 ,  翟笑 ,  孙华波 ,  张彦龙 ,  孙健爽 ,  刘亚泽 ,  彭宝莉 ,  孙晋怡 ,  张玉 ,  伊经伟

    IPC分类号： G01R31/3185

    摘要： 一种基于扫描链的抗辐照FPGA中可编程逻辑块的测试方法。包括对可编程逻辑块中寄存器、LUT以及MUX的测试。对于寄存器的测试可以直接将其变成扫描寄存器，再通过扫描链进行测试。对于LUT的测试，测试输入利用外围互联线连接到外部IO，测试输出利用逻辑单元中的寄存器捕获串行移到片外。对于寄存器后MUX的测试，利用外部互连线将MUX的输出连接到LUT的输入端。利用测试点捕获输出并串行移到片外。本发明采用的插入扫描链的测试方法只会增加额外的引脚并没有改变原有的电路结构，可以同时对多个寄存器故障定位，在测试电路中使用抗单粒子翻转的加固触发器以及加固SRAM。更好的满足用户对产品连续不间断稳定运行的要求。

    一种自适应电平转换电路
    18.
    发明授权
    一种自适应电平转换电路 有权

    公开(公告)号：CN108712166B

    公开(公告)日：2022-06-28

    申请号：CN201810161906.X

    申请日：2018-02-27

    申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

    发明人： 倪劼 ,  陈雷 ,  孙华波 ,  王文锋 ,  郭琨 ,  孙健爽 ,  刘亚泽 ,  钱涛涛

    IPC分类号： H03K19/0185 ,  H03K19/0175

    摘要： 一种自适应电平转换电路，当高电压电源输出电压不低于设定阈值时，仅开启宽范围电平转换单元，当高电压电源输出电压低于设定阈值时，再开启加速电平转换单元，宽范围电平转换单元和加速电平转换单元分别控制输出驱动单元输出与输入数据A的逻辑对应的逻辑电压。通过使用宽范围电平转换单元与加速电平转换单元的结合来满足多种电源电压对电平转换电路的需求，通过使用电源电压比较器可以动态控制加速电平转换单元，来实现不同电源电压下自适应的电平转换能力。本发明与传统电平转换电路相比，能够提供更大的电源电压转换范围，同时在不同的电源电压环境下能够提供更高的转换速度。

    一种用于抗单粒子翻转存储器的可选位宽纠检错电路
    19.
    发明授权
    一种用于抗单粒子翻转存储器的可选位宽纠检错电路 有权

    公开(公告)号：CN110931074B

    公开(公告)日：2021-09-28

    申请号：CN201911167032.X

    申请日：2019-11-25

    申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

    发明人： 陈雷 ,  刘亚泽 ,  王文锋 ,  李学武 ,  孙华波 ,  孙健爽 ,  郭琨 ,  倪劼 ,  赫彩 ,  甄淑奇

    IPC分类号： G11C29/42 ,  G06F11/10

    摘要： 一种用于抗单粒子翻转存储器的可选位宽纠检错电路，包括纠检错编码模块和纠检错解码模块；纠检错编码模块能够对11～64位宽的输入数据进行校验码编码操作，生成用于对数据进行纠检错的8位校验码，和输入数据一起输出给纠检错解码模块；纠检错解码模块对数据信号进行解码校验，当数据信号中存在一位错误时输出一位错误提示以及错误位置，并对错误进行纠正，当数据信号中存在两位错误时输出两位错误提示。本发明能够使用较少电路面积，在不占用过多的数据位宽前提下实现对11～64位数据的校验和纠检错，配合耐多位单粒子翻转的存储器结构实现对存储器抗单粒子翻转指标的提升，并可根据用户需求选择启用纠错和检错功能或只启用其中之一，实现更好的灵活性。