-
公开(公告)号：CN116203886A
公开(公告)日：2023-06-02
申请号：CN202310250901.5
申请日：2023-03-15
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G05B19/042
摘要： 本发明提供一种应用于FPGA的高安全电路设计，包括鉴权电路、回读译码电路、寄存器控制电路三个模块。鉴权电路将对FPGA的加密码流进行身份验证，若鉴权失败，将通过逻辑运算控制WBSTAR寄存器读出的值为预设的值；或在鉴权失败后，破坏针对WBSTAR寄存器回读的地址译码过程以使其回读地址错误。本发明根据FPGA配置及回读过程进行高安全设计，以鉴权结果控制回读地址译码过程或WBSTAR寄存器的读权限，保护FPGA的加密码流和数据，有效的防止了恶意码流注入和后门问题。
-
公开(公告)号：CN112564673A
公开(公告)日：2021-03-26
申请号：CN202011476192.5
申请日：2020-12-14
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H03K3/017
摘要： 本发明涉及一种时钟占空比调整电路，属于FPGA内部时钟网络设计领域；包括缓冲器B100、2个粗调电路B110和细调电路B120；采用粗调电路与细调电路结合的方式使本发明有较大的调整范围，可以对更加恶劣的初始时钟信号进行调整；时钟占空比调整电路专为应用于FPGA器件设计，与其它的DCC电路相比，其具有更大的占空比调整范围，可以对非常恶劣的时钟(占空比小于20％或大于80％)进行调整。
-
公开(公告)号：CN107425844B
公开(公告)日：2020-09-11
申请号：CN201710581051.1
申请日：2017-07-17
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H03K19/1776 , H03K19/17736 , H03K23/64
摘要： 本发明提供一种适用于SRAM型FPGA的可配置时钟缓冲器，包括可配置时钟N分频电路M21、时序匹配电路M23、配置存储器M22和多路器M24。配置存储器M22接收FPGA输入的配置信息，当分频数信息为N时，可配置时钟N分频电路M21对外部输入时钟信号CLKIN进行N分频，并将分频后的时钟信号输出给多路器M24，当分频数信息为1时，时序匹配电路M23对外部输入时钟信号CLKIN进行时序调整，使其与可配置时钟N分频电路M21输出的时钟信号边沿对齐，将调整后的时钟信号输出给多路器M24，多路器M24将时钟传输给FPGA。本发明可实现任意倍数的时钟分频，时钟上升沿的延时大小与分频数N无关。
-
公开(公告)号：CN111147050A
公开(公告)日：2020-05-12
申请号：CN201911330758.0
申请日：2019-12-20
申请人： 北京时代民芯科技有限公司 , 中国航天时代电子有限公司 , 北京微电子技术研究所
IPC分类号： H03K3/02 , H03K3/3565
摘要： 一种抗单粒子加固的CML发送器，包括：数字三模处理模块、DR偏置模块、SR偏置模块、表决-延时-差分模块、输出上拉模块等模块。采用多模备份的方式对内部模块进行抗单粒子加固，可以保证空间应用的可靠性。此外，本发明的CML发送器的SlewRate是可控制的，可以改善信号质量，保证可靠的数据传输。
-
公开(公告)号：CN111010167B
公开(公告)日：2023-10-03
申请号：CN201911109126.1
申请日：2019-11-13
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 本发明涉及一种用于高速接口电路的自适应电荷泵锁相环，包括锁相环路、辅助电路，所述辅助电路包括输入时钟缓冲器B101、时钟计数器B102、电压检测模块B106、低压差线性稳压器B107、偏置电路B108、与门G111、开关；本发明利用自适应电路结构提高锁相环路的稳定性、减小锁相环输出时钟信号的噪声，并且引入电压检测模块实时监测压控振荡器控制电压，如果压控振荡器工作在过高或过低的频率上，则使锁相环暂停工作，并将压控振荡器重置在合适的工作点上再重启锁相环，防止锁相环锁定在错误的频率点处。
-
公开(公告)号：CN112564673B
公开(公告)日：2023-08-29
申请号：CN202011476192.5
申请日：2020-12-14
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H03K3/017
摘要： 本发明涉及一种时钟占空比调整电路，属于FPGA内部时钟网络设计领域；包括缓冲器B100、2个粗调电路B110和细调电路B120；采用粗调电路与细调电路结合的方式使本发明有较大的调整范围，可以对更加恶劣的初始时钟信号进行调整；时钟占空比调整电路专为应用于FPGA器件设计，与其它的DCC电路相比，其具有更大的占空比调整范围，可以对非常恶劣的时钟(占空比小于20％或大于80％)进行调整。
-
公开(公告)号：CN111147050B
公开(公告)日：2023-07-04
申请号：CN201911330758.0
申请日：2019-12-20
申请人： 北京时代民芯科技有限公司 , 中国航天时代电子有限公司 , 北京微电子技术研究所
IPC分类号： H03K3/02 , H03K3/3565
摘要： 一种抗单粒子加固的CML发送器，包括：数字三模处理模块、DR偏置模块、SR偏置模块、表决‑延时‑差分模块、输出上拉模块等模块。采用多模备份的方式对内部模块进行抗单粒子加固，可以保证空间应用的可靠性。此外，本发明的CML发送器的SlewRate是可控制的，可以改善信号质量，保证可靠的数据传输。
-
公开(公告)号：CN115914269A
公开(公告)日：2023-04-04
申请号：CN202211153867.1
申请日：2022-09-21
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H04L67/12 , H04L41/12 , H04L45/74 , H04L67/568
摘要： 本发明提供一种基于延迟锁相环的智能变电站网络平稳传输方法及系统，涉及网络优化领域，用以平稳智能变电站数据流传输的通信时延，保证网络的性能平稳。本发明的基于延迟锁相环的网络平稳传输方法，包括：构建智能变电站网络系统的网络拓扑结构模型；在网络中继设备处采集数据流到达与转发的时间，计算数据流传输模型；获取延迟锁相环模块提供的16路标准参考信号；根据数据流传输相位误差计算数据流在网络中继设备中的缓存时间与后续网络中继设备的传输方法。本发明可平稳网络性能，减少数据流传输时延的波动性。
-
公开(公告)号：CN108306637B
公开(公告)日：2021-09-21
申请号：CN201810069042.9
申请日：2018-01-24
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 本发明提供了一种采用双路电压控制压控振荡器的电荷泵锁相环，该锁相环包括N级环形振荡器B200和放大整形电路B201，接收由电荷泵锁相环的电荷泵及环路滤波器分别产生的两路控制电压，并根据该控制电压生成一定频率的正弦波振荡信号，并将其整形为方波，作为电荷泵锁相环的数字分频器的输入信号。本发明与传统的压控振荡器相比，以两个控制电压VC1和VC2作为调谐电压，VC1作为粗调电压，VC2作为细调电压，兼顾调谐速度与振荡信号质量，能够有效加快电荷泵锁相环的锁定。
-
公开(公告)号：CN111010167A
公开(公告)日：2020-04-14
申请号：CN201911109126.1
申请日：2019-11-13
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 本发明涉及一种用于高速接口电路的自适应电荷泵锁相环，包括锁相环路、辅助电路，所述辅助电路包括输入时钟缓冲器B101、时钟计数器B102、电压检测模块B106、低压差线性稳压器B107、偏置电路B108、与门G111、开关；本发明利用自适应电路结构提高锁相环路的稳定性、减小锁相环输出时钟信号的噪声，并且引入电压检测模块实时监测压控振荡器控制电压，如果压控振荡器工作在过高或过低的频率上，则使锁相环暂停工作，并将压控振荡器重置在合适的工作点上再重启锁相环，防止锁相环锁定在错误的频率点处。
-
-
-
-
-
-
-
-
-
搜索结果
32 条记录 (耗时 0.046 秒)
