-
公开(公告)号：CN108121848B
公开(公告)日：2021-09-03
申请号：CN201711022318.X
申请日：2017-10-27
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392 , G06F115/06
Abstract: 一种集成电路结构包括导轨组、第一组导电结构和第二组导电结构和第一组通孔。该导轨组在第一方向上延伸并且位于第一层级处。该导轨组中的每个导轨在第二方向上彼此分离。第一组导电结构在第二方向上延伸，与导轨组重叠并且位于第二层级处。第一组通孔位于导轨组和第一组导电结构之间。第一组通孔中的每个位于第一组导电结构中的每个与导轨组中的每个重叠的位置处。第一组通孔将第一组导电结构连接至导轨组。第二组导电结构位于导轨组之间。本发明还提供了集成电路的系统及其形成方法。
-
公开(公告)号：CN110970368A
公开(公告)日：2020-04-07
申请号：CN201910934511.3
申请日：2019-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/02 , H01L27/088
Abstract: 一种产生集成电路单元布局图的方法包括在初始单元的初始集成电路(IC)布局图中邻近一对第二主动区域定位第一主动区域，以沿着单元高度方向对准第一主动区域的侧边缘与此对第二主动区域的每个第二主动区域的对应侧边缘。此方法进一步包括在第一主动区域中布置至少一个第一鳍特征，以获得具有经修改IC布局图的经修改单元。第一主动区域的侧边缘及每个第二主动区域的对应侧边缘沿着单元高度方向延伸。第一主动区域在单元高度方向上的高度尺寸小于此对第二主动区域的每个第二主动区域在单元高度方向上的高度尺寸的一半。通过处理器执行定位第一主动区域或布置至少一个第一鳍特征的至少一个。
-
公开(公告)号：CN110931481A
公开(公告)日：2020-03-27
申请号：CN201910818260.2
申请日：2019-08-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , G06F30/392 , G06F30/39
Abstract: 本揭露提供一种集成电路元件设计的制备方法，此方法包括以下步骤：分析初步元件布局以识别第一单元与第二单元之间的垂直邻接、第一单元与第二单元内的内部金属切口的位置、及内部金属切口之间的间隔；通过N个接触多晶硅间隙相对于第一单元定位第二单元以定义一或多个中间元件布局以定义具有改善的内部金属切割间隔的更改的元件布局，以抑制密度梯度效应及着陆效应。
-
公开(公告)号：CN106935585B
公开(公告)日：2020-01-10
申请号：CN201610916999.3
申请日：2016-10-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本发明的实施例提供了一种半导体器件，包括衬底和鳍。鳍形成在衬底的第一区域和第二区域上。第一区域包括第一凹槽。相对于第一区域定位第二区域。第一凹槽设置在第一区域的侧部处，并且面向第二区域。第一凹槽在第二区域的侧部上的投影区域基本平坦。本发明的实施例还提供了一种半导体器件的形成方法。
-
公开(公告)号：CN108121848A
公开(公告)日：2018-06-05
申请号：CN201711022318.X
申请日：2017-10-27
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: H01L21/76 , G06F17/5077 , H01L23/5226 , H01L23/528 , H01L23/5286 , H01L2924/0002 , H03K19/094
Abstract: 一种集成电路结构包括导轨组、第一组导电结构和第二组导电结构和第一组通孔。该导轨组在第一方向上延伸并且位于第一层级处。该导轨组中的每个导轨在第二方向上彼此分离。第一组导电结构在第二方向上延伸，与导轨组重叠并且位于第二层级处。第一组通孔位于导轨组和第一组导电结构之间。第一组通孔中的每个位于第一组导电结构中的每个与导轨组中的每个重叠的位置处。第一组通孔将第一组导电结构连接至导轨组。第二组导电结构位于导轨组之间。本发明还提供了集成电路的系统及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN102738218A
公开(公告)日：2012-10-17
申请号：CN201110426055.5
申请日：2011-12-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/417 , H01L27/092
Abstract: 本发明公开一种集成电路，包括用于第一类型晶体管的第一扩散区域。第一类型晶体管包括第一漏极区和第一源极区。用于第二类型晶体管的第二扩散区域与第一扩散区域分离。第二类型晶体管包括第二漏极区和第二源极区。栅电极在布线方向上跨过第一扩散区域和第二扩散区域连续地延伸。第一金属结构与第一源极区电连接。第二金属结构与第二漏极区电连接。第三金属结构设置在第一和第二金属结构之上并且与其电连接。第一金属结构的宽度基本等于或大于第三金属结构的宽度。
-
公开(公告)号：CN110931481B
公开(公告)日：2025-05-02
申请号：CN201910818260.2
申请日：2019-08-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H10D89/10 , G06F30/392 , G06F30/39
Abstract: 本揭露提供一种集成电路元件设计的制备方法，此方法包括以下步骤：分析初步元件布局以识别第一单元与第二单元之间的垂直邻接、第一单元与第二单元内的内部金属切口的位置、及内部金属切口之间的间隔；通过N个接触多晶硅间隙相对于第一单元定位第二单元以定义一或多个中间元件布局以定义具有改善的内部金属切割间隔的更改的元件布局，以抑制密度梯度效应及着陆效应。
-
公开(公告)号：CN116776807A
公开(公告)日：2023-09-19
申请号：CN202310461184.0
申请日：2023-04-26
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392 , G06F30/323
Abstract: 本发明的实施例提供了一种形成集成电路(IC)的方法，包括生成第一电路的网表、生成第一电路的第一单元布局、通过自动布局布线(APR)工具将第一单元布局放置在布局设计的第一区域中。第一电路被配置为非功能电路。第一电路包括彼此电断开的第一引脚和第二引脚。生成第一电路的网表包括将第一引脚和第二引脚指定为要连接在一起的第一组引脚。通过APR工具放置第一单元布局包括将第一组引脚中的第一引脚和第二引脚连接在一起，从而将第一电路改变为第二电路。第二电路被配置为第一电路的功能版本。本发明的实施例还提供了一种用于制造集成电路的系统以及一种非暂时性计算机可读介质。
-
公开(公告)号：CN113540079A
公开(公告)日：2021-10-22
申请号：CN202011309834.2
申请日：2020-11-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088
Abstract: 半导体元件包括以第一鳍片至鳍片间距配置的第一组半导体鳍片和以第二鳍片至鳍片间距配置的第二组半导体鳍片。第一组半导体鳍片和第二组半导体鳍片被无鳍片区域分开，此无鳍片区域大于第一鳍片至鳍片间距和第二鳍片至鳍片间距。半导体元件还包括在第一组半导体鳍片和第二组半导体鳍片上延伸的栅极结构、在栅极结构上延伸的Vdd线和Vss线。从上视图来看，第一组半导体鳍片和第二组半导体鳍片在Vdd线和Vss线之间，并且从上视图看，Vdd线和第一组半导体鳍片之间的重叠面积不同于Vss线和第二组半导体鳍片之间的重叠面积。
-
公开(公告)号：CN110993599A
公开(公告)日：2020-04-10
申请号：CN201910931843.6
申请日：2019-09-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 形成集成电路的方法包括：生成第一和第二标准单元布局设计，生成在第一方向上延伸的第一组切割部件布局图案，以及基于第一或第二标准单元布局设计来制造集成电路。生成第一标准单元布局设计包括生成在第一方向上延伸，并且与在第一方向上延伸的第一组栅格线重叠的第一组导电部件布局图案。生成第二标准单元布局设计包括生成在第一方向上延伸并且与在第一方向上延伸的第二组栅格线重叠的第二组导电部件布局图案。在第一方向上延伸的第一切割部件布局图案的侧与第一或第二组栅格线的第一栅格线对准。本发明的实施例还涉及集成电路和用于设计集成电路的系统。
-
-
-
-
-
-
-
-
-
Search Results
53
records
(took 0.034 seconds)
