-
公开(公告)号：CN110970552B
公开(公告)日：2023-12-22
申请号：CN201910927000.9
申请日：2019-09-27
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明涉及磁存储器器件。该磁存储器器件包括：底部电极；选择器层，设置在底部电极上方；以及MTJ堆叠件，设置在选择器层上方，并且包括参考层和自由层，自由层设置在参考层上方并且通过隧道阻挡层与参考层分隔开。磁存储器器件还包括设置在MTJ堆叠件上方的调制层以及设置在开关阈值调制层上方的顶部电极。选择器层配置为基于所施加的偏压来导通和关闭电流。本发明的实施例还涉及集成系统芯片。
-
公开(公告)号：CN112582409A
公开(公告)日：2021-03-30
申请号：CN202010189923.1
申请日：2020-03-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L27/088 , H01L21/8238 , H01L21/8234 , H01L29/78 , H01L21/336
Abstract: 此处提供半导体装置结构的形成方法。方法包括：形成第一栅极堆叠与第二栅极堆叠于基板上。基板具有基底以及基底上的第一鳍状结构与第二鳍状结构，且第二鳍状结构比第一鳍状结构宽。方法包括部分地移除第一栅极堆叠未覆盖的第一鳍状结构与第二栅极堆叠未覆盖的第二鳍状结构。方法包括形成内侧间隔物层于第一栅极堆叠未覆盖的第一鳍状结构上。方法包括分别形成第一应力源与第二应力源于内侧间隔物层上与第二栅极堆叠未覆盖的第二鳍状结构上。
-
公开(公告)号：CN110970552A
公开(公告)日：2020-04-07
申请号：CN201910927000.9
申请日：2019-09-27
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明涉及磁存储器器件。该磁存储器器件包括：底部电极；选择器层，设置在底部电极上方；以及MTJ堆叠件，设置在选择器层上方，并且包括参考层和自由层，自由层设置在参考层上方并且通过隧道阻挡层与参考层分隔开。磁存储器器件还包括设置在MTJ堆叠件上方的调制层以及设置在开关阈值调制层上方的顶部电极。选择器层配置为基于所施加的偏压来导通和关闭电流。本发明的实施例还涉及集成系统芯片。
-
公开(公告)号：CN110970429A
公开(公告)日：2020-04-07
申请号：CN201910932072.2
申请日：2019-09-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 第一鳍片结构被设置于基板上。第一鳍片结构包含一半导体材料。栅极介电层被设置于第一鳍片结构的上部及侧表面上。栅极电极层被形成于栅极介电层上。第二鳍片结构被设置于基板上。第二鳍片结构与第一鳍片结构物理性地分隔，并包含一铁电材料。第二鳍片结构电性耦接至栅极电极层。
-
公开(公告)号：CN110880345A
公开(公告)日：2020-03-13
申请号：CN201910310150.5
申请日：2019-04-17
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/16
Abstract: 在其它实施例中，本发明的实施例涉及集成电路及其形成方法。集成电路包括被配置为存储数据状态的工作磁隧道结(MTJ)器件。工作MTJ器件连接至位线。调节访问装置连接在工作MTJ器件和第一字线之间。调节访问装置具有被配置为控制提供给工作MTJ器件的电流的一个或多个调节MTJ器件。
-
Patent Agency Ranking
公开(公告)号：CN108807269A
公开(公告)日：2018-11-13
申请号：CN201711239960.3
申请日：2017-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 公开提供一种集成电路装置的制造方法，包括：形成一材料层，其具有一鳍状物结构阵列，其中至少一个鳍状物结构在一第一侧壁具有一第一材料且在上述第二侧壁的相反侧的一第二侧壁具有一第二材料，上述第一材料与上述第二材料不同。上述方法还包括使上述至少一个鳍状物结构的上述第二侧壁曝露；以及移除上述至少一个鳍状物结构。
-
公开(公告)号：CN101295733B
公开(公告)日：2014-05-14
申请号：CN200810086889.4
申请日：2008-03-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/08 , H01L27/12 , H01L27/092
CPC classification number: H01L21/823807 , H01L21/823814 , H01L21/823864 , H01L29/66636 , H01L29/7848 , H01L2924/0002 , H01L2924/00
Abstract: 一种包括局部应变条的半导体元件。凹槽形成于栅极电极的相对侧边，因此，凹槽通过闲置间隙壁与栅极电极偏移，于凹槽中填入应力导引层；移除闲置凹槽，并形成轻掺杂漏极。接着，形成新的间隙壁，且使应力导引层产生凹陷，可进行一个或是多个注入步骤，以形成源极/漏极区。在一个实施例中，PMOS晶体管可和一个或多个NMOS晶体管形成于相同的基底上，亦可于PMOS晶体管和/或NMOS晶体管上方，形成双蚀刻停止层。本发明利用不同属性的应力层接触邻近的电流沟道来增加元件性能。可减少结漏电流，并且通过使源极/漏极区形成凹槽和增加硅化物形成面积，增加硅化区的接触面积，并降低电阻。
-
公开(公告)号：CN102738218A
公开(公告)日：2012-10-17
申请号：CN201110426055.5
申请日：2011-12-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/417 , H01L27/092
Abstract: 本发明公开一种集成电路，包括用于第一类型晶体管的第一扩散区域。第一类型晶体管包括第一漏极区和第一源极区。用于第二类型晶体管的第二扩散区域与第一扩散区域分离。第二类型晶体管包括第二漏极区和第二源极区。栅电极在布线方向上跨过第一扩散区域和第二扩散区域连续地延伸。第一金属结构与第一源极区电连接。第二金属结构与第二漏极区电连接。第三金属结构设置在第一和第二金属结构之上并且与其电连接。第一金属结构的宽度基本等于或大于第三金属结构的宽度。
-
公开(公告)号：CN109216428B
公开(公告)日：2023-01-06
申请号：CN201711344639.1
申请日：2017-12-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/04 , H01L29/10 , H01L29/78 , H01L21/336
Abstract: 本发明提供了一种半导体结构。该半导体结构包括：半导体衬底，具有第一区域和第二区域；第一半导体材料的第一鳍式有源区域，设置在第一区域内，定向为第一方向，其中，第一鳍式有源区域具有沿着第一方向的 晶体方向；以及第二半导体材料的第二鳍式有源区域，设置在第二区域内，并且定向为第一方向，其中，第二鳍式有源区域具有沿着第一方向的 晶体方向。本发明还提供了半导体结构的制造方法。
-
公开(公告)号：CN115312515A
公开(公告)日：2022-11-08
申请号：CN202210586233.9
申请日：2022-05-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/06 , H01L23/538 , H01L21/8238
Abstract: 公开了包括背侧电容器的半导体器件及其形成方法。在实施例中，半导体器件包括第一晶体管结构；位于第一晶体管结构的前侧上的前侧互连结构，前侧互连结构包括前侧导线；位于第一晶体管结构的背侧上的背侧互连结构，背侧互连结构包括背侧导线，背侧导线具有大于前侧导线的线宽度的线宽度；以及耦合至背侧互连结构的第一电容器结构。
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.041 seconds)
