公开(公告)号：CN119522639A

公开(公告)日：2025-02-25

申请号：CN202380052657.X

申请日：2023-07-27

Applicant: 株式会社日本显示器 ,  出光兴产株式会社

Inventor： 渡壁创 ,  津吹将志 ,  佐佐木俊成 ,  田丸尊也 ,  川岛绘美 ,  霍间勇辉 ,  佐佐木大地

IPC: H10D30/67 ,  H01L21/20 ,  H10D30/01 ,  H01L21/363

Abstract: 薄膜晶体管，其包含：基板；设置在基板之上的金属氧化物层；与金属氧化物层相接地设置、并包含多个晶粒的氧化物半导体层；设置在氧化物半导体层之上的栅电极；和设置在氧化物半导体层与栅电极之间的栅极绝缘层，多个晶粒包含通过EBSD(电子背散射衍射)法取得的相邻的2个测定点的晶体取向差超过5°的晶界，通过EBSD法算出的KAM值的平均值为1.4°以上。

公开(公告)号：CN118738136A

公开(公告)日：2024-10-01

申请号：CN202410305656.8

申请日：2024-03-18

Applicant: 株式会社日本显示器

Inventor： 渡部将弘 ,  渡壁创 ,  津吹将志 ,  佐佐木俊成 ,  望月真里奈 ,  田丸尊也 ,  小野寺凉

IPC: H01L29/786 ,  H01L29/06 ,  H01L29/423 ,  H01L21/44 ,  H01L21/34 ,  G09F9/33 ,  G09F9/35

Abstract: 本发明涉及半导体装置、显示装置及半导体装置的制造方法。课题在于改善包括氧化物半导体的半导体装置的电气特性。半导体装置包括：绝缘表面之上的金属氧化物层；前述金属氧化物层之上的氧化物半导体层；前述氧化物半导体层之上的栅极绝缘层；和前述栅极绝缘层之上的栅极布线，前述金属氧化物层具有与前述栅极布线及前述氧化物半导体层重叠的第一区域、与前述氧化物半导体层重叠且与前述栅极布线不重叠的第二区域、以及与前述栅极布线重叠且与前述氧化物半导体层不重叠的第三区域。

公开(公告)号：CN118541744A

公开(公告)日：2024-08-23

申请号：CN202380016983.5

申请日：2023-01-20

Applicant: 株式会社日本显示器

Inventor： 津吹将志

IPC: G09F9/30 ,  H01L29/786 ,  H10K50/00 ,  H10K59/00

Abstract: 显示装置，其包含发光元件(230)、第1晶体管(210)和第2晶体管(220)，第1晶体管包含第1栅电极(204_1)；第1绝缘膜(206)，其设置于第1栅电极上；第1氧化物半导体层(208_1)，其设置于第1绝缘膜上，并具有与第1栅电极重叠的区域；第2绝缘膜(212)，其设置于第1氧化物半导体层上，并具有比第1绝缘膜的膜厚小的膜厚；和第1导电层(214_1)，其设置于第2绝缘膜上，第2晶体管包含第1绝缘膜；第2氧化物半导体层(208_2)，其设置于第1绝缘膜上；第2绝缘膜，其设置于第1氧化物半导体层以及第2氧化物半导体层上；和第2栅电极(214_2)，其设置于第2绝缘膜上，并具有与第2氧化物半导体层重叠的区域。

公开(公告)号：CN117855287A

公开(公告)日：2024-04-09

申请号：CN202311224445.3

申请日：2023-09-21

Applicant: 株式会社日本显示器

Inventor： 渡壁创 ,  津吹将志 ,  佐佐木俊成 ,  花田明纮 ,  田丸尊也

IPC: H01L29/786 ,  H01L21/34 ,  H01L29/06 ,  H01L29/24

Abstract: 本发明涉及半导体装置、半导体装置的制造方法。提供含有防止氢向沟道区域侵入的氢陷阱区域的半导体装置。半导体装置包含氧化物绝缘层、氧化物半导体层、栅电极、栅极绝缘层及第1绝缘层。在与栅电极重叠的第1区域中的栅极绝缘层的厚度为200nm以上。第1区域中，栅电极与第1绝缘层相接，在不与栅电极重叠而与氧化物半导体层重叠的第2区域中，氧化物半导体层与第1绝缘层相接。所述第2区域中的所述氧化物半导体层所包含的杂质的量多于所述第1区域中的所述氧化物半导体层所包含的所述杂质的量，与栅电极及氧化物半导体层不重叠的所述第3区域中的所述氧化物绝缘层所包含的所述杂质的量多于所述第2区域中的所述氧化物绝缘层所包含的所述杂质的量。

公开(公告)号：CN117410316A

公开(公告)日：2024-01-16

申请号：CN202310812010.4

申请日：2023-07-04

Applicant: 株式会社日本显示器

Inventor： 渡壁创 ,  津吹将志 ,  佐佐木俊成 ,  田丸尊也

IPC: H01L29/24 ,  H01L29/08 ,  H01L29/49 ,  H01L29/78 ,  H01L21/336 ,  H01L29/786 ,  H01L27/12

Abstract: 本发明提供一种半导体器件，其能够使用氧化物半导体来作为配线材料。该半导体器件具有：氧化物半导体层，其设置在绝缘表面之上，有沟道区域以及夹着沟道区域的源极区域和漏极区域；与沟道区域相对的栅极电极；和设置在氧化物半导体层与栅极电极之间的栅极绝缘层，栅极电极是具有与氧化物半导体层相同的成分的氧化物导电层，氧化物导电层包含与源极区域和漏极区域相同的杂质元素。

公开(公告)号：CN116741781A

公开(公告)日：2023-09-12

申请号：CN202310111983.5

申请日：2023-02-14

Applicant: 株式会社日本显示器

Inventor： 津吹将志 ,  境武志 ,  三浦健太郎 ,  渡壁创 ,  田丸尊也 ,  田畠弘志 ,  梅田豊

IPC: H01L27/12 ,  H10K59/12

Abstract: 本发明提供一种显示装置，其目的在于减少显示装置中的显示不均。显示装置包括：发光元件；在发光元件与驱动电源线之间串联连接的第1晶体管以及第2晶体管；与第1晶体管的栅极电极电连接的第3晶体管；以及在第1晶体管的漏极与发光元件之间并联连接的第4晶体管，第1晶体管的沟道宽度W1与沟道长度L1之比(W1/L1比)以及第2晶体管的沟道宽度W2与沟道长度L2之比(W2/L2比)比第3晶体管的沟道宽度W3与沟道长度L3之比(W3/L3比)以及第4晶体管的沟道宽度W4与沟道长度L4之比(W4/L4比)大。

公开(公告)号：CN116057610A

公开(公告)日：2023-05-02

申请号：CN202180057008.X

申请日：2021-07-13

Applicant: 株式会社日本显示器

Inventor： 渡壁创 ,  三浦健太郎 ,  津吹将志

IPC: G09F9/30

Abstract: 显示装置包括基板(101)、发光元件(230)、第1晶体管(210A)和第2晶体管(250)，第1晶体管包括设置在基板上的第1栅电极(204_1)、设置在第1栅电极上的第1绝缘膜(206)、设置在第1绝缘膜上并具有与第1栅电极重叠的区域的第1氧化物半导体层(208_1)、设置在第1氧化物半导体层上的第2绝缘膜(212)和设置在第2绝缘膜上的第1导电层(218)，第2晶体管包括设置在基板上的第1绝缘膜、设置在第1绝缘膜上的第2氧化物半导体层(208_2)、设置在第1氧化物半导体层及第2氧化物半导体层上并具有比第1绝缘膜的膜厚小的膜厚的第2绝缘膜、和设置在第2绝缘膜上并具有与第2氧化物半导体层重叠的区域的第2栅电极(214)。

公开(公告)号：CN112514080A

公开(公告)日：2021-03-16

申请号：CN201980051695.7

申请日：2019-06-10

Applicant: 株式会社日本显示器

Inventor： 境武志 ,  户田达也 ,  津吹将志

IPC: H01L29/786 ,  G02F1/1368 ,  H01L21/336 ,  H01L27/32 ,  H01L51/50

Abstract: 本发明能够抑制将氧化物半导体作为活性层的晶体管中的随时间推移的低漏极电压时的电流降低。本发明的薄膜晶体管包括：由至少包含铟和镓的氧化物半导体形成的活性层；和形成在上述活性层上的具有钛层的电极层，从上述活性层与上述电极层的界面向上述活性层去的15nm的范围内的离子浓度中，铟浓度为氧浓度的1.3倍以下。

公开(公告)号：CN111868940A

公开(公告)日：2020-10-30

申请号：CN201980020363.2

申请日：2019-03-08

Applicant: 株式会社日本显示器

Inventor： 津吹将志 ,  纲岛贵德 ,  盐川真里奈

IPC: H01L31/10 ,  G06F3/042 ,  H01L27/146 ,  H01L29/786

Abstract: 本发明的课题在于提供能够进行稳定的动作的、使用了氧化物半导体晶体管的光传感器电路。光传感器电路包含受光晶体管、第1开关晶体管、第2开关晶体管及电容元件。受光晶体管包含：与第1布线连接的栅极；与第2布线连接的源极；以及漏极。第1开关晶体管具有：与第3布线连接的栅极；与第4布线连接的源极；以及与受光晶体管的漏极连接的漏极。电容元件包含：与受光晶体管的漏极连接的第1端子；以及与第1开关晶体管的源极连接的第2端子。第2开关晶体管包含：与栅极线连接的栅极；与信号线连接的源极；以及电容元件的第1端子连接的漏极。受光晶体管、第1开关晶体管及第2开关晶体管分别包含氧化物半导体层来作为沟道层。

公开(公告)号：CN119767782A

公开(公告)日：2025-04-04

申请号：CN202411357136.8

申请日：2024-09-27

Applicant: 株式会社日本显示器

Inventor： 渡壁创 ,  津吹将志 ,  三浦健太郎 ,  花田明纮 ,  渡部将弘

IPC: H10D84/83 ,  H01L23/528 ,  H10D62/40

Abstract: 本发明提供一种具有高的可靠性的半导体装置。半导体装置包含：氧化物半导体层，其包含含有杂质元素的杂质区域，且具有多晶结构；栅极电极，其设置在氧化物半导体层上；绝缘层，其设置在氧化物半导体层与栅极电极之间；第1接触孔，其贯通绝缘层，且露出杂质区域；第2接触孔，其至少贯通绝缘层，且具有比第1接触孔的深度更大的深度；和连接布线，其经由第1接触孔及第2接触孔，将杂质区域和通过第2接触孔而露出的层进行电连接；其中，连接布线包含第1导电层以及第1导电层上的第2导电层，第1导电层中的从第2导电层露出的部分含有杂质元素。