半导体器件
    21.
    发明公开

    公开(公告)号:CN110534570A

    公开(公告)日:2019-12-03

    申请号:CN201910143879.8

    申请日:2019-02-26

    Abstract: 半导体器件可以包括:从衬底突出的多个第一有源鳍,每个第一有源鳍在第一方向上延伸;从衬底突出的第二有源鳍;以及第一有源鳍上的多个相应的第一鳍式场效应晶体管(FinFET)。每个第一FinFET包括在与第一方向垂直的第二方向上延伸的第一栅结构,并且第一栅结构包括第一栅绝缘层和第一栅电极。第一FinFET形成在衬底的第一区域上,并且具有第一金属氧化物层作为第一栅绝缘层,并且第二FinFET在衬底的第二区域上形成在第二有源鳍上,并且第二FinFET不包括金属氧化物层,而包括第二栅绝缘层,第二栅绝缘层的底表面与第一金属氧化物层的底表面位于同一平面。

    制造发光二极管模块的方法

    公开(公告)号:CN107768499A

    公开(公告)日:2018-03-06

    申请号:CN201710716307.5

    申请日:2017-08-16

    Abstract: 本发明涉及一种制造LED模块的方法和一种用于印刷焊料的金属掩模。所述方法包括:制备电路板,以使得电路板包括芯片安装区周围的反射性层合体和芯片安装区中的电极焊盘;制备掩模,以使得掩模包括具有排放孔的突出部分,并且突出部分插入由反射性层合体包围的空间中;利用掩模将焊膏分配至电极焊盘上;以及利用焊膏将LED芯片的电极接合至电路板的电极焊盘。

    半导体器件及其制造方法
    26.
    发明授权

    公开(公告)号:CN109119420B

    公开(公告)日:2023-12-05

    申请号:CN201810654945.3

    申请日:2018-06-22

    Abstract: 公开了半导体器件及其制造方法。半导体器件包括在基板上的第一晶体管和在基板上的第二晶体管。第一晶体管和第二晶体管的每个包括竖直地堆叠在基板上且彼此竖直地间隔开的多个半导体图案以及填充半导体图案之间和所述基板与所述多个半导体图案中的最下面的半导体图案之间的空间的栅极电介质图案和功函数图案。第一晶体管的功函数图案包括第一功函数金属层,第二晶体管的功函数图案包括第一功函数金属层和第二功函数金属层,第一晶体管和第二晶体管中的每个的第一功函数金属层具有比第二功函数金属层的功函数大的功函数,并且第一晶体管具有比第二晶体管的阈值电压小的阈值电压。

    半导体器件和制造半导体器件的方法

    公开(公告)号:CN112018170A

    公开(公告)日:2020-12-01

    申请号:CN201911394517.2

    申请日:2019-12-30

    Abstract: 提供了半导体器件和制造半导体器件的方法。所述半导体器件可以包括堆叠在基底上的沟道图案和堆叠在基底上的栅电极。沟道图案包括半导体图案。栅电极延伸以与沟道图案交叉。栅电极可以包括介电层、第一逸出功调整图案和第二逸出功调整图案。介电层可以分别围绕半导体图案、第一逸出功调整图案可以分别围绕介电层,第二逸出功调整图案可以分别围绕第一逸出功调整图案。第一逸出功调整图案可以由含铝的材料形成,第一逸出功调整图案中的每个相应的第一逸出功调整图案接触第二逸出功调整图案中的围绕第一逸出功调整图案中的所述相应的第一逸出功调整图案的对应的一个第二逸出功调整图案。

    半导体器件
    29.
    发明公开

    公开(公告)号:CN109545846A

    公开(公告)日:2019-03-29

    申请号:CN201811100712.5

    申请日:2018-09-20

    Abstract: 一种半导体器件,其包括:衬底;在衬底上的第一有源区和第二有源区;与第一有源区交叉的第一凹陷;与第二有源区交叉的第二凹陷;沿着第一凹陷和第二凹陷的侧壁延伸的栅极间隔物;第一下高k电介质膜,其在第一凹陷中并包括第一浓度的第一高k电介质材料、以及第二高k电介质材料;第二下高k电介质膜,其在第二凹陷中并包括大于第一浓度的第二浓度的第一高k电介质材料、以及第二高k电介质材料;第一含金属膜,其在第一下高k电介质膜上并包括第三浓度的硅;以及第二含金属膜,其在第二下高k电介质膜上并包括小于第三浓度的第四浓度的硅。

    半导体器件
    30.
    发明公开

    公开(公告)号:CN109473473A

    公开(公告)日:2019-03-15

    申请号:CN201811041770.5

    申请日:2018-09-07

    Abstract: 本公开提供了半导体器件。一种半导体器件包括:多个第一半导体图案,垂直堆叠在衬底上并彼此垂直间隔开;以及第一栅电极,围绕所述多个第一半导体图案。第一栅电极包括:第一功函数金属图案,在所述多个第一半导体图案中的各个第一半导体图案的顶表面、底表面和侧壁上;阻挡图案,在第一功函数金属图案上;以及第一电极图案,在阻挡图案上。第一栅电极具有在所述多个第一半导体图案中的相邻的第一半导体图案之间以及在所述多个第一半导体图案中的最下面的第一半导体图案与所述衬底之间的第一部分。阻挡图案包括包含硅的金属氮化物层。阻挡图案和第一电极图案与第一部分间隔开。

Patent Agency Ranking