-
公开(公告)号:CN104813469B
公开(公告)日:2018-04-17
申请号:CN201380060841.5
申请日:2013-11-06
申请人: 索尼半导体解决方案公司
IPC分类号: H01L27/105 , H01L45/00 , H01L49/00
CPC分类号: H01L45/085 , G11C13/0004 , G11C13/0007 , G11C13/0009 , G11C13/004 , G11C13/0069 , G11C2213/31 , G11C2213/35 , G11C2213/56 , H01L27/2436 , H01L27/2463 , H01L27/2472 , H01L45/08 , H01L45/1233 , H01L45/142 , H01L45/143 , H01L45/144 , H01L45/145 , H01L45/147
摘要: 本发明提供了一种能够实现低电流写入时中间电阻保持性能提高的存储元件和存储装置。本发明还提供了一种能够实现随机电报噪声降低的存储元件和存储装置。根据本技术的一个实施方案是按顺序包括第一电极、存储层和第二电极的存储元件,所述存储层设置有:离子源层,所述离子源层含有选自碲(Te)、硫(S)和硒(Se)中的至少一种硫族元素以及选自元素周期表的第4、5和6族的过渡金属元素中的至少一种过渡金属元素;和电阻变化层,所述电阻变化层含有硼(B)和氧(O)。根据本技术的另一个实施方案是按顺序包括第一电极、存储层和第二电极的存储元件,所述存储层设置有:上述的离子源层;和电阻变化层,所述电阻变化层含有选自元素周期表的第4、5和6族的过渡金属元素中的至少一种过渡金属元素和氧(O)。
-
公开(公告)号:CN103337254B
公开(公告)日:2017-04-12
申请号:CN201310228388.6
申请日:2005-08-08
申请人: 蒙特利研究有限责任公司
IPC分类号: G11C13/00
CPC分类号: G11C13/0016 , B82Y10/00 , G11C13/0009 , G11C13/0014 , G11C13/0069 , G11C2013/009 , G11C2213/15 , G11C2213/56
摘要: 本发明提供一种设定存储装置的编程阈值的方法,确定超出存储单元擦除阈值的擦除方向的差分电压,所述差分电压是线性地决定下一个编程阶段的对应的编程阈值,所述存储单元基于通过其无源层与有源层的离子移动而操作;基于至少部分所述差分电压来设定所述下一个编程阶段的所述编程阈值;以及通过施加所述差分电压加上所述擦除阈值于所述存储单元上而擦除所述存储单元。本发明提供电流‑电压值域,与/或频率‑时间值域,以助于调整聚合物存储单元的编程阈值。
-
公开(公告)号:CN102820426B
公开(公告)日:2017-04-12
申请号:CN201210174839.8
申请日:2012-05-30
申请人: 索尼公司
IPC分类号: H01L45/00
CPC分类号: H01L45/1266 , G11C11/5614 , G11C13/0011 , G11C2213/56 , H01L27/2436 , H01L27/2472 , H01L45/08 , H01L45/085 , H01L45/1233 , H01L45/142 , H01L45/143 , H01L45/144 , H01L45/145 , H01L45/146 , H01L45/1641
摘要: 一种存储元件和包含该存储元件的存储装置,所述存储元件包括设置在第一电极和第二电极之间的存储层。所述存储层包括:离子源层,其包含一种以上金属元素以及碲(Te)、硫(S)和硒(Se)中的一种以上硫族元素;以及电阻变化层,其设置在离子源层和第一电极之间,所述电阻变化层包括含有碲和氮(N)且与离子源层接触的层。本发明的存储元件和存储装置能够提供良好的保持特性和改进的重复操作特性。
-
公开(公告)号:CN101711431B
公开(公告)日:2015-11-25
申请号:CN200880015322.6
申请日:2008-05-02
申请人: 分子间公司
发明人: 普拉加提·库马尔 , 桑德拉·G.·马尔霍特拉 , 肖恩·巴斯托 , 托尼·江
IPC分类号: H01L27/115
CPC分类号: H01L45/1253 , G11C13/0007 , G11C13/003 , G11C2213/32 , G11C2213/51 , G11C2213/52 , G11C2213/56 , G11C2213/71 , G11C2213/72 , G11C2213/74 , G11C2213/76 , G11C2213/79 , H01L27/2409 , H01L27/2463 , H01L29/861 , H01L45/04 , H01L45/1233 , H01L45/145 , H01L45/146 , H01L45/1608 , H01L45/165
摘要: 本发明提供了具有阻变型金属氧化物的非易失性存储元件。所述非易失性存储元件可在集成电路上形成一个或更多个层。每个存储元件可具有一个第一导电层、一个金属氧化物层和一个第二导电层。电子器件如二极管可与所述存储元件串联联接。所述第一导电层可由一种金属氮化物形成。所述金属氧化物层可包含与第一导电层相同的金属。所述金属氧化物层与可形成与所述第一导电层欧姆接触或肖特基接触。所述第二导电层可形成与所述金属氧化物层欧姆接触或肖特基接触。所述第一导电层、所述金属氧化物层和所述第二导电层可包括亚层。所述第二导电层可包括一个粘附层或阻障层和一个逸出功控制层。
-
公开(公告)号:CN102623047B
公开(公告)日:2015-06-17
申请号:CN201210021853.4
申请日:2012-01-31
申请人: 瑞萨电子株式会社
IPC分类号: G11C11/56 , H01L27/10 , H01L27/112
CPC分类号: G11C13/0007 , G11C13/003 , G11C13/004 , G11C13/0069 , G11C2013/0083 , G11C2013/009 , G11C2213/15 , G11C2213/54 , G11C2213/56 , G11C2213/74 , G11C2213/79 , G11C2213/82 , H01L27/101 , H01L27/2436 , H01L45/04 , H01L45/145
摘要: 提供了一种半导体器件和控制半导体器件的方法。其中半导体器件包括:存储单元,其具有可变电阻器件;以及控制单元,其控制向所述存储单元施加的电压,其中,所述可变电阻器件包括包含第一金属材料的下电极、包含第二金属材料的上电极和包含氧的绝缘膜,所述第一金属材料具有比所述第二金属材料高的标准化氧化物形成能,并且所述控制单元在增大所述绝缘膜的电阻值的操作和减小其所述电阻值的操作时,向所述上电极施加正电压,并且在读出所述绝缘膜的所述电阻值的操作时向所述下电极施加正电压。
-
公开(公告)号:CN102612716B
公开(公告)日:2014-09-17
申请号:CN201180004518.7
申请日:2011-10-26
申请人: 松下电器产业株式会社
IPC分类号: G11C13/00 , H01L27/105 , H01L45/00 , H01L49/00
CPC分类号: G11C13/0007 , G11C13/0033 , G11C13/004 , G11C13/0064 , G11C13/0069 , G11C2013/0073 , G11C2013/0076 , G11C2213/56 , G11C2213/76
摘要: 非易失性存储装置(800)具备电阻变化型的非易失性存储元件(100)和控制电路(810)。控制电路(810),判断高电阻状态下的非易失性存储元件(100)的电阻值是否为预先规定的阈值以上。并且,控制电路(810),在高电阻状态下的非易失性存储元件(100)的电阻值小于阈值的情况下,通过向非易失性存储元件(100)施加第一电压(VL1),从而使非易失性存储元件(100)从高电阻状态变化为低电阻状态。并且,控制电路(810),在高电阻状态下的非易失性存储元件(100)的电阻值为阈值以上的情况下,通过向非易失性存储元件(100)施加绝对值比第1电压(VL1)小的第2电压(VL2),从而使非易失性存储元件(100)从高电阻状态变化为低电阻状态。
-
公开(公告)号:CN101828234B
公开(公告)日:2013-12-25
申请号:CN200880111698.7
申请日:2008-10-17
申请人: 株式会社东芝
IPC分类号: G11C13/00
CPC分类号: G11C13/0069 , G06F12/0246 , G06F12/0893 , G11C11/005 , G11C13/0004 , G11C13/0007 , G11C13/0033 , G11C16/3431 , G11C2213/11 , G11C2213/31 , G11C2213/34 , G11C2213/56 , G11C2213/72
摘要: 一种信息处理系统包括:主存储器,操作为存储数据;以及控制电路,操作为存取所述主存储器的数据。所述主存储器包括非易失性半导体存储器设备和DRAM,所述非易失性半导体存储器设备包含均使用可变电阻器的电可擦除可编程非易失性存储器基元,所述DRAM被设置为在所述控制电路与所述非易失性半导体存储器设备之间的高速缓存存储器。所述非易失性半导体存储器设备具有重写存储的数据的刷新模式。所述控制电路基于对所述非易失性半导体存储器设备的存取数目以所述刷新模式激活所述非易失性半导体存储器设备。
-
公开(公告)号:CN101800076B
公开(公告)日:2013-12-04
申请号:CN201010108132.8
申请日:2010-01-29
申请人: 索尼公司
CPC分类号: G11C13/0011 , G11C13/0061 , G11C13/0064 , G11C13/0069 , G11C2013/0078 , G11C2013/0088 , G11C2213/11 , G11C2213/34 , G11C2213/56 , G11C2213/79
摘要: 本文公开了一种非易失性半导体存储装置及在其上执行校验写入操作的方法,该非易失性半导体存储装置包括多个存储单元和驱动器电路,该驱动器电路被配置成以周期执行校验写入操作,包括从多个存储单元的阵列中选择用于构成写入单元单位的预定数量的存储单元、将数据集体地写入预定数量的存储单元以及校验写入的数据,该驱动器电路还重复地执行校验写入操作,直到写入单元单位内的所有存储单元都通过了校验为止。
-
公开(公告)号:CN102067234B
公开(公告)日:2013-10-09
申请号:CN201080001861.1
申请日:2010-04-27
申请人: 松下电器产业株式会社
CPC分类号: G11C13/0007 , G11C13/004 , G11C13/0064 , G11C13/0069 , G11C2013/0054 , G11C2013/0073 , G11C2013/0083 , G11C2013/009 , G11C2013/0092 , G11C2213/15 , G11C2213/32 , G11C2213/56 , G11C2213/79
摘要: 本发明提供一种即使是能出现半LR的状态的电阻变化元件也能修正为正常的低电阻状态并能最大限确保电阻变化窗口的电阻变化元件的写入方法。一种针对根据所施加的电压的极性而可逆地转变高电阻状态与低电阻状态的电阻变化元件(10a)的数据的写入方法,其包括:高电阻化写入步骤(405),作为以下部电极(14t)为基准施加于上部电极(11)的电压,施加正的电压以使电阻变化元件(10a)成为高电阻状态(401);低电阻化写入步骤(406)和(408),施加负的电压以使电阻变化元件(10a)成为低电阻状态(403)和(402);以及低电阻稳定化写入步骤(404),通过在由低电阻化写入步骤(408)施加了负的电压之后施加正的电压,从而使电阻变化元件(10a)经过低电阻状态成为高电阻状态(401)。
-
公开(公告)号:CN103314442A
公开(公告)日:2013-09-18
申请号:CN201180060113.5
申请日:2011-10-06
申请人: 桑迪士克3D有限责任公司
CPC分类号: H01L27/2481 , G11C11/5685 , G11C13/0007 , G11C13/0069 , G11C2013/0073 , G11C2213/55 , G11C2213/56 , G11C2213/71 , G11C2213/72 , H01L27/2409 , H01L27/2463 , H01L45/08 , H01L45/12 , H01L45/1233 , H01L45/1253 , H01L45/146 , H01L45/16 , H01L45/1608
摘要: 提供一种存储器阵列,包括第一存储单元(200-1)和第二存储单元(200-2),其中第一存储单元(200-1)具有第一导线(202a)、形成在第一导线之上的第一双极存储元件(102-1)、以及形成在第一双极存储元件之上的第二导线(302);第二存储单元(200-2)形成在第一存储单元之上并且具有形成在第二导线之上的第二双极存储元件(102-2)、以及形成在第二双极存储元件之上的第三导线(202b)。第一和第二存储单元共享第二导线(302);第一双极存储元件(102-1)在第一存储单元内具有第一存储元件极性取向;第二双极存储元件(102-2)在第二存储单元内具有第二存储元件极性取向;并且第二存储元件极性取向与第一存储元件极性取向相反。
-
-
-
-
-
-
-
-
-