公开(公告)号：CN110968981A

公开(公告)日：2020-04-07

申请号：CN201910931740.X

申请日：2019-09-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨荣展 ,  张丰愿 ,  田丽钧 ,  陈庭榆

IPC: G06F30/392

Abstract: 一种生成IC布局图的方法包括：在IC布局图中定位一个或多个单元，以及基于第一金属层切割区域对准图案使一个或多个单元与第一金属层切割区域重叠。第一金属层切割区域对准图案包括等于一个或多个单元的高度的图案间距。本发明的实施例还涉及集成电路布局图生成方法和系统。

公开(公告)号：CN109920788A

公开(公告)日：2019-06-21

申请号：CN201811112150.6

申请日：2018-09-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王柏钧 ,  江庭玮 ,  赖志明 ,  庄惠中 ,  杨荣展 ,  刘如淦 ,  周雅琪 ,  林义雄 ,  黄禹轩 ,  张玉容 ,  吴国晖 ,  张世明

IPC: H01L27/02

Abstract: 一种集成电路包括位于衬底中的有源区组、第一组导电结构、浅沟槽隔离(STI)区、栅极组和第一组通孔。有源区组在第一方向上延伸并且位于第一层级上。第一组导电结构和STI区至少在第一方向或第二方向上延伸、位于第一层级上、并且位于有源区组之间。STI区位于有源区组与第一组导电结构之间。栅极组在第二方向上延伸并与第一组导电结构重叠。第一组通孔将第一组导电结构连接至栅极组。本发明的实施例还提供了集成电路的形成方法。

公开(公告)号：CN109872992A

公开(公告)日：2019-06-11

申请号：CN201811397389.2

申请日：2018-11-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈顺利 ,  林仲德 ,  庄惠中 ,  苏品岱 ,  杨荣展

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本发明实施例涉及具有鳍状结构的半导体装置。一种半导体装置包含鳍状结构、第一导电线、第二导电线及第一导电轨。所述鳍状结构放置于衬底上。所述第一导电线经布置以包绕所述鳍状结构的第一部分。所述第二导电线附接于所述鳍状结构的第二部分上。所述第二部分不同于所述第一部分。所述第一导电轨放置于与所述衬底上的所述第一导电线及所述第二导电线相同的层中。所述第一导电轨附接于所述第一导电线的一端及所述第二导电线的一端上以将所述第一导电线与所述第二导电线电连接。

公开(公告)号：CN108231602A

公开(公告)日：2018-06-29

申请号：CN201710954200.4

申请日：2017-10-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨荣展 ,  庄惠中 ,  江庭玮 ,  林运翔 ,  郭天钰 ,  英书溢

IPC: H01L21/50 ,  H01L21/77

CPC classification number: G06F17/5072 ,  G06F2217/12 ,  H01L21/77 ,  Y02P90/265 ,  H01L21/50

Abstract: 一种布局方法，其包含：将多个功能单元放置于集成电路的布局中，其中所述布局对应于至少一设计文件；以及插入经配置为无切割图案的至少一填充单元，以填充在上述多个功能单元之间的至少一空区域，其中上述多个功能单元的每一者在邻接该至少一空区域的至少一边缘上包含至少一切割图案，以满足放置及布线规则的要求，并且不会违反处理限制规则。

公开(公告)号：CN106935585A

公开(公告)日：2017-07-07

申请号：CN201610916999.3

申请日：2016-10-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄正仪 ,  江庭玮 ,  傅士奇 ,  郑胜方 ,  杨荣展

IPC: H01L27/088 ,  H01L21/8234

Abstract: 本发明的实施例提供了一种半导体器件，包括衬底和鳍。鳍形成在衬底的第一区域和第二区域上。第一区域包括第一凹槽。相对于第一区域定位第二区域。第一凹槽设置在第一区域的侧部处，并且面向第二区域。第一凹槽在第二区域的侧部上的投影区域基本平坦。本发明的实施例还提供了一种半导体器件的形成方法。

公开(公告)号：CN111834361B

公开(公告)日：2024-05-24

申请号：CN202010274858.2

申请日：2020-04-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴国晖 ,  高章瑞 ,  陈志良 ,  庄惠中 ,  杨荣展 ,  鲁立忠 ,  陈向东

IPC: H01L27/092 ,  H01L21/8238

Abstract: 具有标准单元的半导体器件包括第一电源线、第二电源线、设置在衬底上方的第一全环栅场效应晶体管(GAA FET)以及设置在第一GAA FET之上的第二GAA FET。第一电源线和第二电源线位于彼此垂直不同的层级处。本发明的实施例还涉及制造半导体器件的方法。

公开(公告)号：CN117096151A

公开(公告)日：2023-11-21

申请号：CN202310926397.6

申请日：2023-07-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄惠中 ,  黎家豪 ,  林姿颖 ,  高嘉鸿 ,  杨荣展 ,  高章瑞

IPC: H01L27/02 ,  H03K17/687 ,  H01L21/8234

Abstract: 本申请的实施例提供了一种触发器及其制造方法。触发器包括在第一方向上延伸并且位于衬底的第一层级上的第一有源区、第二有源区、第三有源区和第四有源区。第一有源区对应于第一类型的第一组晶体管。第二有源区对应于不同于第一类型的第二类型的第二组晶体管。第三有源区对应于第二类型的第三组晶体管。第四有源区对应于第一类型的第四组晶体管。触发器还包括第一栅极结构，第一栅极结构在第二方向上延伸，至少与第二有源区和第三有源区重叠，并且位于不同于第一层级的第二层级上。第一栅极结构配置为接收第一时钟信号。

公开(公告)号：CN109582997B

公开(公告)日：2022-11-11

申请号：CN201810980362.X

申请日：2018-08-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张丰愿 ,  陈胜雄 ,  江庭玮 ,  林仲德 ,  杨荣展 ,  鲁立忠 ,  黄博祥 ,  陈俊臣

IPC: G06F30/394 ,  G06F30/398

Abstract: 本发明实施例描述了用于对具有多个引脚的标准单元进行布线的示例性方法及其计算机系统和指令。该方法可以包括修改来自多个引脚的引脚的尺寸，其中，与至少一个引脚的原始位置相比，至少一个引脚与标准单元的边界间隔开的距离增加。该方法也包括将互连从引脚布线至通孔，该通孔放置在位于引脚和边界之间的引脚轨上，并且在互连和来自相邻标准单元的引脚之间插入切割线。该方法还包括验证切割线将互连与来自相邻标准单元的引脚分隔开至少预定距离。

公开(公告)号：CN113690216A

公开(公告)日：2021-11-23

申请号：CN202111005849.4

申请日：2017-11-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨荣展 ,  江庭玮 ,  高章瑞 ,  庄惠中 ,  鲁立忠 ,  田丽钧 ,  沈孟弘 ,  谢尚志 ,  卢麒友

IPC: H01L23/522 ,  H01L23/528

Abstract: 集成电路结构包括栅极结构组、第一导电结构、第一组通孔和第二组通孔，以及第一组导电结构。该栅极结构组位于第一层级处。第一导电结构在第一方向上延伸，与该栅极结构组重叠并且位于第二层级处。第一组通孔位于栅极结构组和第一导电结构之间。第一组通孔将该栅极结构组连接至第一导电结构。第一组导电结构在第二方向上延伸，与第一导电结构重叠并且位于第三层级处。第二组通孔将第一组导电结构连接至第一导电结构，并且位于第一组导电结构和第一导电结构之间。

公开(公告)号：CN108074926B

公开(公告)日：2021-10-22

申请号：CN201710963604.X

申请日：2017-10-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾祥仁 ,  杨荣展 ,  范妮婉 ,  胡运祥 ,  卢麒友 ,  张玮玲

IPC: H01L27/088 ,  H01L23/528

Abstract: 本发明实施例提供半导体结构及形成半导体结构的方法。第一有源半导体区安置于所述半导体结构的第一垂直水平面中。第二有源半导体区安置于所述第一垂直水平面中，其中所述第二有源半导体区与所述第一有源半导体区在第一方向上间隔开一距离。第一导电结构安置于与所述第一垂直水平面相邻的第二垂直水平面中。所述第一导电结构沿所述第一方向延伸且将所述第一有源半导体区电耦接至所述第二有源半导体区。