-
公开(公告)号：CN104575581A
公开(公告)日：2015-04-29
申请号：CN201310496697.1
申请日：2013-10-21
IPC分类号： G11C11/02
CPC分类号： G06F3/0625 , G06F3/0658 , G06F3/0676 , G11C8/16 , G11C11/161 , G11C11/1675 , G11C19/0808 , G11C19/0841
摘要： 本发明实施例提供一种存储单元、存储器及存储单元控制方法，用于提高存储密度和降低功耗。其中，一种存储单元包括：U型磁性轨道，第一驱动电路，第二驱动电路，第一驱动端口和第二驱动端口；U型磁性轨道包括第一端口，第二端口，第一存储区域和第二存储区域；第一驱动电路用于驱动第一存储区域，第二驱动电路用于驱动第二存储区域；通过对第一端口、第二端口、第一驱动端口和第二驱动端口的输入电压的控制以及第一驱动电路的驱动，第一存储区域内产生电流脉冲，并驱动第一存储区域内的磁畴移动；通过对第一端口、第二端口、第一驱动端口和第二驱动端口的输入电压的控制以及第二驱动电路的驱动，第二存储区域内产生电流脉冲，并驱动第二存储区域内的磁畴移动。
-
公开(公告)号：CN102541770B
公开(公告)日：2015-04-29
申请号：CN201110370057.7
申请日：2011-11-15
申请人： 美光科技公司
发明人： 朱利奥·阿尔比尼 , 埃马努埃莱·孔法洛涅里 , 弗朗切斯科·马斯特罗扬尼
IPC分类号： G06F13/16
CPC分类号： G06F3/0613 , G06F3/0665 , G06F3/0689 , G06F13/1663 , G11C7/1075 , G11C8/16 , G11C11/5678 , G11C13/0004
摘要： 本文中所揭示的标的物涉及一种存储器装置，且更特定来说涉及一种多通道存储器装置及选择所述多通道存储器装置的一个或一个以上通道的方法。
-
公开(公告)号：CN103928050A
公开(公告)日：2014-07-16
申请号：CN201410019475.5
申请日：2014-01-16
申请人： 三星电子株式会社
IPC分类号： G11C11/413
CPC分类号： G11C8/16 , G11C11/403 , H01L27/10805 , H01L27/1156
摘要： 本发明公开了一种存储单元和具有存储单元的存储设备。该存储单元包括金属氧化物半导体（MOS）电容器，该金属氧化物半导体（MOS）电容器包括耦接到存贮节点的栅极和耦接到同步控制线的电极。该MOS电容器基于同步控制线上的电压变化将耦合电压添加到栅极。耦合电压可以将存贮节点维持在预定范围内。
-
公开(公告)号：CN103915112A
公开(公告)日：2014-07-09
申请号：CN201310083983.5
申请日：2013-03-15
申请人： 台湾积体电路制造股份有限公司
发明人： 廖忠志
IPC分类号： G11C11/413
CPC分类号： G11C11/419 , G11C8/16 , G11C11/412 , G11C11/4125 , H01L27/11
摘要： 本发明提供了一种静态随机存取存储器(SRAM)单元。SRAM单元包括用于数据存储的交叉耦合的第一反相器和第二反相器，每个反相器都包括：至少一个上拉器件和至少两个下拉器件；至少四个传输门器件，被配置为具有两个交叉耦合的反相器；至少两个端口，与用于读取和写入的至少四个传输门器件耦合；第一接触部件，与第一反相器的两个第一下拉器件(PD-11和PD-12)接触；以及第二接触部件，与第二反相器的两个第二下拉器件(PD-21和PD-22)接触。本发明还提供了双端口SRAM连接结构。
-
公开(公告)号：CN103022008A
公开(公告)日：2013-04-03
申请号：CN201210021136.1
申请日：2012-01-30
申请人： 台湾积体电路制造股份有限公司
发明人： 廖忠志
IPC分类号： H01L23/538 , H01L27/11 , G11C11/413
CPC分类号： H01L27/0207 , G11C8/16 , H01L27/1104 , H01L2924/0002 , H01L2924/00
摘要： 本发明公开了一种半导体存储器，该半导体存储器包括第一导电层和第二导电层，所述第一导电层包括连接到第一位单元的第一对位线，所述第二导电层包括与连接到述第一位单元的第二对位线。所述第一导电层和所述第二导电层在纵向彼此分开。本发明还公开了用于半导体存储器的布局。
-
公开(公告)号：CN102812517A
公开(公告)日：2012-12-05
申请号：CN201180014924.1
申请日：2011-03-22
申请人： 高通股份有限公司
CPC分类号： G11C11/16 , G06F17/50 , G11C8/16 , G11C11/1653 , G11C11/1655 , G11C11/1657 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C13/003 , G11C2213/74 , G11C2213/79
摘要： 本发明揭示一种用以存取包含电阻性存储器元件的多端口非易失性存储器的系统和方法。在一特定实施例中，揭示一种多端口非易失性存储器装置，其包含电阻性存储器单元和耦合到所述电阻性存储器单元的多个端口。
-
公开(公告)号：CN102789816A
公开(公告)日：2012-11-21
申请号：CN201210247831.X
申请日：2007-03-01
申请人： 高通股份有限公司
发明人： 阿南德·克里希纳穆尔蒂 , 克林特·韦恩·芒福德 , 拉克希米康德·马米莱蒂 , 桑贾伊·B·帕特尔
IPC分类号： G11C29/34
摘要： 本申请涉及全速多端口存储器阵列测试方法及设备。通过在处理器操作频率下同时经由两个或两个以上写入端口将数据写入到多端口存储器阵列及/或同时经由两个或两个以上读取端口从所述阵列读取数据来测试所述多端口存储器阵列。可循序地或并行地执行对从所述阵列读取的数据与写入到所述阵列的数据的比较。在正常处理器操作期间，有效地停用比较器电路。通过同时经由多个端口写入及/或读取数据，可暴露潜在的电边际。此外，在半导体制造测试期间，使用多个写入端口来写入测试模式及使用多个读取端口来读取所述模式会显著减少测试时间。
-
公开(公告)号：CN102110464A
公开(公告)日：2011-06-29
申请号：CN200910247456.7
申请日：2009-12-26
申请人： 上海芯豪微电子有限公司
IPC分类号： G11C7/12 , G11C11/4063
CPC分类号： G11C16/26 , G11C7/10 , G11C7/1075 , G11C8/16 , G11C11/419 , G11C16/08 , G11C16/10
摘要： 本发明属于集成电路设计领域，提供了一种高读写带宽的存储器装置。具体为对存储器除正常读写口外增加宽带数据读写口，有宽带读、正常带宽读、宽带写和正常带宽写四种模式。存储器阵列共用字线的不同列存储器单元能够通过宽带数据写入口同时做写入操作，读出时输入地址对应的存储器单元内的值被读出后与其共用字线的所有其他列存储器单元内部值可通过宽带数据读出口被读出。同一时钟周期内可对存储器阵列不同存储行进行先读后写操作。多个存储器阵列可共用一组读出装置，不同阵列的读写操作可同时进行。
-
公开(公告)号：CN102027424A
公开(公告)日：2011-04-20
申请号：CN200980117123.0
申请日：2009-03-06
申请人： 罗伯特.博世有限公司
发明人： F·哈特维希
IPC分类号： G05B19/042
CPC分类号： G06F12/1458 , G06F12/1441 , G11C8/16 , G11C8/20
摘要： 本发明涉及一种用于控制从多个进程(2)出发的对存储器(1)的区域的访问的方法。为了使得多个进程可以没有数据丢失并且没有等待时间地对存储器(1)中存储的各最新的有效数据分组进行访问，本发明建议，所述进程(2)的第一进程(#1)控制地址总线(3)的一部分，所述进程(2)的另外的进程(#2)借助该地址总线访问存储器(1)，其中通过控制地址总线(3)的该部分，第一进程(#1)影响所述另外的进程(#2)访问哪个存储区域。
-
公开(公告)号：CN101097776B
公开(公告)日：2010-11-10
申请号：CN200710002273.X
申请日：2007-01-17
申请人： 台湾积体电路制造股份有限公司
发明人： 廖忠志
CPC分类号： G11C8/16 , G11C11/1673 , G11C11/5607 , G11C11/5678 , G11C13/00 , G11C13/0004 , G11C2213/79
摘要： 一种非易失性存储单元以及存储器系统，用多端口改善读出存取。电阻形式存储器系统包括安排在阵列内的多个电阻形式存储单元。各电阻形式存储单元具有对应的第一端口以及对应的第二端口。各第一端口能够读出存取以及写入存取至对应的电阻形式存储单元。此外，各第二端口能读出存取至对应的电阻形式存储单元。而且，存储器系统能与另一读出存取同时发生读出或是写入存取。
-
-
-
-
-
-
-
-
-
搜索结果
300 条记录 (耗时 0.024 秒)
