公开(公告)号：CN105446070A

公开(公告)日：2016-03-30

申请号：CN201410345526.3

申请日：2014-07-18

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 李绍彬 ,  杨芸 ,  仇圣棻

IPC: G03F1/00 ,  H01L21/308

Abstract: 本申请公开了一种光掩膜版、半导体器件的制作方法、半导体器件及存储芯片。该光掩膜版，包括光图形区以及光阻挡区，其中光图形区包括至少一个源线图形单元和至少一个漏极接触孔图形单元。采用该光掩膜版进行光刻的过程中，光能够穿过源线图形单元和漏极接触孔图形单元照射在光刻胶上并使得光刻胶发生感光，再采用腐蚀液去除感光的光刻胶以形成源线和漏极接触端的图形，从而减少了光刻的次数，进而简化了半导体器件的制作工艺流程，并降低半导体器件的制作成本。

公开(公告)号：CN105355599A

公开(公告)日：2016-02-24

申请号：CN201410407085.5

申请日：2014-08-18

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 杨芸 ,  仇圣棻

IPC: H01L21/8247 ,  H01L21/28 ,  H01L27/115

Abstract: 本发明涉及一种半导体存储器件及其制备方法、电子装置，所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成有若干栅极结构，所述栅极结构包括依次形成的浮栅和控制栅；步骤S2：在所述栅极结构的侧壁上形成第一间隙壁并进行回蚀刻，以去除所述控制栅顶部侧壁上的所述第一间隙壁，露出所述控制栅顶部的侧壁；步骤S3：氧化露出的所述控制栅顶部的侧壁，以形成氧化物绝缘层；步骤S4：沉积第二间隙壁材料层，以覆盖所述半导体衬底和所述栅极结构；步骤S5：沉积层间介电层并在所述层间介电层中形成位于所述栅极结构之间的接触孔。所述方法能够增加所述控制栅顶部和接触孔之间的间距，防止所述控制栅和所述接触孔发生桥连。

公开(公告)号：CN105336724A

公开(公告)日：2016-02-17

申请号：CN201410345745.1

申请日：2014-07-18

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 杨芸 ,  李绍彬 ,  王成诚

IPC: H01L23/52

Abstract: 本申请公开了一种半导体器件。该半导体器件包括：源线；字线，与源线平行设置；字线接触孔结构，与字线垂直相交设置，且字线接触孔结构与字线相交形成的接触面靠近字线上远离源线的一侧边缘设置。该半导体器件中，通过将字线接触孔结构与字线相交形成的接触面靠近字线上远离源线的一侧边缘设置，从而增加了字线接触孔与源线之间的距离，并减小了字线接触孔结构和源线之间的寄生电容，进而提高了半导体器件的击穿电压。

公开(公告)号：CN105206611A

公开(公告)日：2015-12-30

申请号：CN201410268365.2

申请日：2014-06-16

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 张金霜 ,  杨芸

IPC: H01L27/115 ,  H01L21/8247

Abstract: 本发明提供了一种Flash器件及其制备方法，通过在Nor Flash的控制栅内制备形成金属硅化物，相比较传统的Nor Flash器件而言，有效降低了控制栅电阻，提升单元区的编程能力的擦/写效率，并改善升单元区的循环特性以及RC延迟，同时本发明可适用于55nm及以下工艺中，有利于进一步缩小关键尺寸，制备出体积更小、性能更好的Flash器件。

公开(公告)号：CN104952803A

公开(公告)日：2015-09-30

申请号：CN201410114617.6

申请日：2014-03-25

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 陈超 ,  杨芸 ,  李绍彬

IPC: H01L21/8247 ,  H01L21/28

Abstract: 一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域上形成有若干分立的存储栅结构，所述第二区域上形成有若干栅极结构，相邻存储栅结构之间具有第一凹槽，相邻栅极结构之间具有第二凹槽，第一凹槽的宽度小于第二凹槽的宽度；在半导体衬底上形成衬垫层；刻蚀衬垫层，使第一凹槽顶部宽度大于第一凹槽的底部宽度；在所述衬垫层上形成第二侧墙材料层；刻蚀所述第二侧墙材料层，形成位于栅极结构侧壁表面的第二侧墙，同时形成填充满所述第一凹槽的介质层。上述方法可以简化半导体结构的形成工艺。

公开(公告)号：CN104752434A

公开(公告)日：2015-07-01

申请号：CN201310745799.2

申请日：2013-12-30

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 洪中山 ,  杨芸

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/31122 ,  H01L21/31144 ,  H01L21/32134 ,  H01L21/32137 ,  H01L21/32139 ,  H01L21/76897 ,  H01L29/42324 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/66825 ,  H01L29/788 ,  H01L29/7881

Abstract: 一种存储器件及其形成方法，其中，存储器件的形成方法包括：提供表面具有存储单元的衬底，存储单元包括：第一介质层、浮栅层、第二介质层、控制栅层和第一掩膜层；在存储单元的侧壁表面形成第二掩膜层，第二掩膜层覆盖第一介质层、浮栅层和第二介质层的侧壁、以及控制栅层靠近浮栅层的部分侧壁；以第一掩膜层和第二掩膜层为掩膜，去除部分控制栅层，使暴露出的部分控制栅层平行于衬底表面方向的尺寸缩小；在去除部分控制栅层之后，以第一掩膜层和第二掩膜层为掩膜，采用自对准硅化工艺在暴露出的控制栅层侧壁表面、以及暴露出的衬底表面形成电接触层。所形成的存储器件性能改善。

公开(公告)号：CN104112656A

公开(公告)日：2014-10-22

申请号：CN201310138654.6

申请日：2013-04-18

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 王成诚 ,  李绍彬 ,  杨芸

IPC: H01L21/28

CPC classification number: H01L29/42364

Abstract: 本发明提供一种改善闪存存储器外围电路区栅氧化层可靠性的方法，所述方法将外围电路区半导体衬底顶部的含氮区域进行氧化处理，将其转化为氧化层并去除该氧化层，从而暴露出外围电路区未含氮的半导体衬底表面并在该表面上生长栅氧化层，使本发明在后续外围电路区中制作MOS器件时，由于半导体衬底顶部含氮区域的去除，降低了在半导体衬底表面栅氧化层的生长难度，尤其提高了位于隔离结构拐角处的半导体衬底上栅氧化层的生长能力，使生长栅氧化层的完整性和均匀性得以增加，提高了MOS器件栅氧化层的可靠性；另外，本发明的氧化处理在室温或较低温度进行，降低了现有技术的热预算，避免器件掺杂轮廓发生偏移，同时使本发明方便实施，操作简单。

公开(公告)号：CN102044545B

公开(公告)日：2013-03-27

申请号：CN200910197442.9

申请日：2009-10-20

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 杨左娅 ,  杨芸 ,  洪中山 ,  金达 ,  陆维

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/7881 ,  H01L27/11521 ,  H01L29/40114 ,  H01L29/42328

Abstract: 一种分立栅快闪存储器及其制造方法，其中所述存储器包括：半导体衬底，所述半导体衬底具有第一表面区以及第二表面区；快闪存储单元，所述快闪存储单元包括：位于半导体衬底表面、第一表面区以及第二表面区之间的选择栅；分别形成于选择栅两个相对竖直侧，且对应于第一表面区、第二表面区的第一绝缘侧壁以及第二绝缘侧壁；覆盖半导体衬底第一表面区以及第二表面区的隧穿氧化层；位于第一绝缘侧壁外侧，且覆盖第一表面区上隧穿氧化层部分表面的浮栅；覆盖浮栅并与浮栅耦合的控制栅。与现有的分立栅快闪存储器相比，本发明节省了专用的擦除栅，结构以及读写操作更为简单，工艺易于实现，因而适于小尺寸下使用，满足器件按比例缩小的需求。

公开(公告)号：CN102412182A

公开(公告)日：2012-04-11

申请号：CN201010292511.7

申请日：2010-09-19

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 杨芸 ,  洪中山

IPC: H01L21/762 ,  H01L21/265

Abstract: 一种浅沟槽隔离结构形成方法，其特征在于，包括：提供表面形成有衬垫氧化层的衬底；对所述衬垫氧化层进行掺杂离子注入，形成掺杂衬垫氧化层；在所述掺杂衬垫氧化层表面形成硬掩膜层；在所述硬掩膜层、掺杂衬垫氧化层和衬底内形成沟槽；形成填充所述沟槽的填充介质层；去除所述硬掩膜层，暴露出掺杂衬垫氧化层；去除所述掺杂衬垫氧化层暴露出衬底。本发明能够避免形成在浅沟槽隔离结构两侧相邻的多晶硅栅极结构出现穿通或者短路现象。

公开(公告)号：CN100468695C

公开(公告)日：2009-03-11

申请号：CN200610119058.3

申请日：2006-12-04

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 杨芸 ,  杨振良 ,  金贤在 ,  王刚宁

IPC: H01L21/768 ,  H01L21/8242

CPC classification number: H01L21/31116 ,  H01L21/31111 ,  H01L27/10852

Abstract: 一种改善多晶硅缺陷的方法，包括下列步骤：在硅基底上形成氧化硅层；在氧化硅层中形成多晶硅插塞，所述多晶硅插塞贯穿氧化硅层；在氧化硅层上形成氮化硅层，且覆盖多晶硅插塞；在氮化硅层上形成层间介质层；蚀刻多晶硅插塞上方的层间介质层，形成开口；蚀刻开口处的氮化硅层，露出多晶硅插塞；在开口内填充多晶硅，与多晶硅插塞连通。经过上述步骤，由于氮化硅层的保护，不会产生热标准清洗液1号与多晶硅插塞反应；由于氮化硅层是最后被蚀刻掉的，因此就不会产生氮化硅层露出，使后续填充平整。