公开(公告)号：CN101960575B

公开(公告)日：2013-08-28

申请号：CN200980107202.3

申请日：2009-12-11

Applicant: 住友电气工业株式会社

Inventor： 藤川一洋 ,  玉祖秀人 ,  原田真 ,  并川靖生

IPC: H01L21/337 ,  H01L29/417 ,  H01L29/808

CPC classification number: H01L29/66068 ,  H01L21/0465 ,  H01L29/1066 ,  H01L29/1608 ,  H01L29/8083

Abstract: JFET(1)是一种通过使用SiC作为材料允许特性本来可获得的更可靠实现的半导体器件，并且包括由碳化硅制成的具有至少上表面(14A)的晶片(10)，以及在上表面(14A)上形成的栅极接触电极(21)。晶片(10)包括被形成为包括上表面(14A)的用作离子注入区的第一p型区(16)。第一p型区(16)包括设置为包括上表面(14A)的基区(16A)和突出区(16B)。基区(16A)具有在沿着上表面(14A)的方向上比突出区(16B)的宽度(w2)大的宽度(w1)。栅极接触电极(21)被设置成与第一p型区(16)接触，使得从平面图观察时栅极接触电极(21)全部位于第一p型区(16)上。

公开(公告)号：CN102160143B

公开(公告)日：2013-05-29

申请号：CN201080002667.5

申请日：2010-04-27

Applicant: 住友电气工业株式会社

Inventor： 佐佐木信 ,  原田真 ,  西口太郎 ,  藤原伸介 ,  并川靖生

IPC: H01L21/02 ,  C30B29/36 ,  H01L21/20

CPC classification number: H01L29/7802 ,  C30B23/00 ,  C30B29/36 ,  C30B33/06 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/2007 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395

Abstract: 准备具有第一后侧表面(B1)的第一碳化硅衬底(11)和具有第二后侧表面(B2)的第二碳化硅衬底。放置第一碳化硅衬底(11)和第二碳化硅衬底(12)，以在一个方向上露出第一后侧表面(B1)和第二后侧表面(B2)中的每个。形成连接部(50)，以将第一后侧表面(B1)和第二后侧表面(B2)彼此连接。形成连接部(50)的步骤包括使用在所述一个方向上供给升华物的升华法在第一后侧表面(B1)和第二后侧表面(B2)的每个上形成由碳化硅制成的生长层(30)的步骤。

公开(公告)号：CN102934210A

公开(公告)日：2013-02-13

申请号：CN201180004586.3

申请日：2011-02-25

Applicant: 住友电气工业株式会社

Inventor： 伊藤里美 ,  盐见弘 ,  并川靖生 ,  和田圭司 ,  岛津充 ,  日吉透

IPC: H01L21/336 ,  H01L21/316 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L21/02057 ,  H01L21/02236 ,  H01L21/049 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7802

Abstract: 公开了一种制造具有提高的性能的SiC半导体器件的方法。公开的制造SiC半导体器件的方法涉及下述步骤。制备SiC半导体，其具有第一表面，该第一表面的至少一部分被注入有杂质（S1-S3）。通过清洗SiC半导体的第一表面，形成第二表面（S4）。在第二表面上，形成含Si膜（S5）。通过氧化含Si膜，形成构成SiC半导体器件的氧化物膜（S6）。

公开(公告)号：CN102741973A

公开(公告)日：2012-10-17

申请号：CN201080045944.0

申请日：2010-09-28

Applicant: 住友电气工业株式会社

Inventor： 井上博挥 ,  原田真 ,  佐佐木信 ,  西口太郎 ,  冲田恭子 ,  并川靖生

IPC: H01L21/02 ,  C30B29/36 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  C30B29/36 ,  H01L21/02378 ,  H01L21/0243 ,  H01L21/02444 ,  H01L21/02447 ,  H01L21/0245 ,  H01L21/02529 ,  H01L21/02631 ,  H01L21/0475 ,  H01L29/1608 ,  H01L29/66068

Abstract: 公开了一种碳化硅衬底(1)，其即使在由除了碳化硅之外的材料制成的不同类型材料层的情况下也实现抑制翘曲，该碳化硅衬底(1)包括：由碳化硅制成的基础层(10)；以及当在平面视图中看时并排地布置在基础层(10)上并且每个均由单晶碳化硅制成的多个SiC层(20)。间隙(60)形成在相邻的SiC层(20)的端表面(20B)之间。

公开(公告)号：CN102598213A

公开(公告)日：2012-07-18

申请号：CN201180004456.X

申请日：2011-01-07

Applicant: 住友电气工业株式会社

Inventor： 井上博挥 ,  原田真 ,  佐佐木信 ,  西口太郎 ,  冲田恭子 ,  并川靖生

IPC: H01L21/02 ,  H01L21/20 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/02667 ,  H01L21/7602 ,  H01L29/1608 ,  H01L29/66068

Abstract: 执行准备堆叠体（TX）的步骤，将第一单晶衬底组（10a）中的每个单晶衬底和第一基本衬底（30a）安置成彼此面对面，将第二单晶衬底组（10b）中的每个单晶衬底和第二基本衬底（30b）安置成彼此面对面，并且在一个方向上按顺序堆叠第一单晶衬底组（10a）、第一基本衬底（30a）、插入部（60X）、第二单晶衬底组（10b）和第二基本衬底（30b）。接下来，加热堆叠体（TX），使堆叠体（TX）的温度达到碳化硅能够升华的温度，以在堆叠体（TX）中形成其温度在所述方向上逐渐增加的温度梯度。通过这种方式，可以高效地制造碳化硅衬底（81）。

公开(公告)号：CN102471928A

公开(公告)日：2012-05-23

申请号：CN201080025658.8

申请日：2010-09-28

Applicant: 住友电气工业株式会社

Inventor： 西口太郎 ,  佐佐木信 ,  原田真 ,  冲田恭子 ,  井上博挥 ,  并川靖生

IPC: C30B29/36 ,  C30B33/06 ,  H01L21/203

CPC classification number: C30B29/36 ,  C30B23/025 ,  C30B33/06 ,  H01L21/02002 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/02631 ,  H01L29/1608

Abstract: 由碳化硅制成的支撑部(30c)在其主面(FO)的至少一部分上具有凹凸起伏。堆叠支撑部(30c)和至少一个单晶衬底(11)，使得由碳化硅制成的至少一个单晶衬底(11)中的每个的背面(B1)和具有形成的凹凸起伏的支撑部(30c)的主面(FO)彼此接触。为了接合至少一个单晶衬底(11)中的每个的背面(B1)与支撑部(30c)，加热支撑部(30c)和至少一个单晶衬底(11)，使得支撑部(30c)的温度超过碳化硅的升华温度，并且至少一个单晶衬底(11)中的每个的温度低于上述支撑部(30c)的温度。

公开(公告)号：CN102422425A

公开(公告)日：2012-04-18

申请号：CN201080020696.4

申请日：2010-04-27

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  原田真 ,  增田健良 ,  穗永美纱子 ,  西口太郎 ,  佐佐木信 ,  藤原伸介 ,  并川靖生

IPC: H01L29/739 ,  H01L21/02 ,  H01L21/20 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  C30B23/00 ,  C30B29/36 ,  C30B33/06 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/2007 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395

Abstract: 本发明公开了一种IGBT(100)，其为能降低导通电阻并同时抑制缺陷产生的垂直型IGBT，且包含：碳化硅衬底(1)、漂移层(3)、阱区(4)、n+区(5)、发射极接触电极(92)、栅氧化物膜(91)、栅极(93)以及集电极(96)。所述碳化硅衬底(1)包含：由碳化硅制成并具有p型导电性的基础层(10)；和由单晶碳化硅制成并布置在所述基础层(10)上的SiC层(20)。所述基础层(10)具有超过1×1018cm-3的p型杂质浓度。

公开(公告)号：CN102422402A

公开(公告)日：2012-04-18

申请号：CN201080020501.6

申请日：2010-04-27

Applicant: 住友电气工业株式会社

Inventor： 藤川一洋 ,  原田真 ,  西口太郎 ,  佐佐木信 ,  并川靖生 ,  藤原伸介

IPC: H01L21/337 ,  H01L21/02 ,  H01L21/20 ,  H01L29/808

CPC classification number: H01L29/1608 ,  H01L29/32 ,  H01L29/66068 ,  H01L29/808

Abstract: 一种JFET(100)，该JFET是用于使能制造成本降低的半导体器件，该JFET包括：碳化硅衬底(1)；有源层(8)，其由单晶碳化硅制成并且设置在所述碳化硅衬底(1)的一个主表面上；源电极(92)，其设置在所述有源层(8)上；以及漏电极(93)，其形成在所述有源层(8)上并且与所述源电极(92)分隔开。所述碳化硅衬底(1)包括：基底层(10)，其由单晶碳化硅制成，以及SiC层(20)，其由单晶碳化硅制成并且设置在所述基底层(10)上。所述SiC层(20)具有的缺陷密度小于所述基底层(10)的缺陷密度。

公开(公告)号：CN102395715A

公开(公告)日：2012-03-28

申请号：CN201080016844.5

申请日：2010-09-28

Applicant: 住友电气工业株式会社

Inventor： 西口太郎 ,  佐佐木信 ,  原田真 ,  冲田恭子 ,  井上博挥 ,  藤原伸介 ,  并川靖生

IPC: C30B29/36 ,  C30B33/06

CPC classification number: C30B29/36 ,  C30B33/06

Abstract: 准备至少一个单晶衬底(11)和支撑部(30)，每个单晶衬底具有背面(B1)并且由碳化硅制成，所述支撑部具有主面(FO)并且由碳化硅制成。在这个准备步骤中，通过机械加工来形成所述背面(B1)和所述主面(FO)中的至少一个。通过这个形成步骤，在所述背面(B1)和所述主面(FO)中的至少一个上形成具有晶体结构变形的表面层。至少部分地去除所述表面层。在这个去除步骤之后，将所述背面(B1)和所述主面(FO)彼此连接。

公开(公告)号：CN102379032A

公开(公告)日：2012-03-14

申请号：CN201080014956.7

申请日：2010-03-26

Applicant: 住友电气工业株式会社

Inventor： 藤川一洋 ,  原田真 ,  并川靖生

IPC: H01L21/337 ,  H01L29/808

CPC classification number: H01L29/808 ,  H01L29/063 ,  H01L29/1066 ,  H01L29/1608 ,  H01L29/66068

Abstract: 本发明可以提供一种能够防止漏电流的发生并实现足够的耐压的横向结型场效应晶体管。在根据本发明的横向JFET(10)中，缓冲层(11)位于SiC衬底(1)的主表面上并且包含p型杂质。沟道层(12)位于缓冲层(11)上并且包含浓度比缓冲层(11)中的p型杂质的浓度更高的n型杂质。n型的源极区(15)和漏极区(16)被形成为在沟道层(12)的表面层中彼此间隔开，并且p型的栅极区(17)位于沟道层(12)的表面层中且在源极区(15)与漏极区(16)之间。阻挡区(13)位于沟道层(12)与缓冲层(11)之间的边界区中且在位于栅极区(17)下方的区域中，并且包含浓度比缓冲层(11)中的p型杂质的浓度更高的p型杂质。