公开(公告)号：CN108735603B

公开(公告)日：2021-08-03

申请号：CN201710581416.0

申请日：2017-07-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李凱璿 ,  赖柏宇 ,  王圣祯 ,  杨世海 ,  陈燕铭 ,  徐志安

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/768

Abstract: 一种晶体管装置及其制造方法。晶体管装置的制造方法包含形成金属栅极在第一层间介电质内、在金属栅极及第一层间介电质上进行处理、选择性成长硬遮罩在金属栅极上，且不从第一层间介电质成长硬遮罩、沉积第二层间介电质在硬遮罩及第一层间介电质上、平坦化第二层间介电质及硬遮罩，以及形成栅极接触插塞穿过硬遮罩，以电性耦合金属栅极。

公开(公告)号：CN112530807A

公开(公告)日：2021-03-19

申请号：CN202010350510.7

申请日：2020-04-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林政明 ,  杨世海 ,  方子韦 ,  徐志安 ,  赵皇麟

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78 ,  H01L29/06 ,  H01L29/51

Abstract: 本公开描述了可以消除或最小化在铁电场效应晶体管的金属栅极层上形成氧化物的方法。在一些实施例中，该方法包括提供在其上具有鳍的衬底；以及在鳍上沉积界面层；在界面层上沉积铁电层；在铁电层上沉积金属栅极层；使金属栅极层暴露于金属卤化物气体；执行后金属化退火，其中在不发生真空中断的情况下将金属栅极层暴露于金属卤化物气体和执行后金属化退火。本公开的实施例还涉及半导体结构及其形成方法。

公开(公告)号：CN112420834A

公开(公告)日：2021-02-26

申请号：CN202010288407.4

申请日：2020-04-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林政明 ,  杨世海 ,  方子韦 ,  徐志安 ,  赵皇麟

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/51 ,  H01L21/336 ,  H01L21/28

Abstract: 本公开涉及一种半导体器件，其包括衬底以及位于衬底上的第一间隔件和第二间隔件。半导体器件还包括位于第一间隔件和第二间隔件之间的栅极堆叠。栅极堆叠包括栅极介电层，具有形成在衬底上的第一部分和形成在第一间隔件和第二间隔件上的第二部分；内部栅极，形成在栅极介电层的第一部分和第二部分上；铁电介电层，形成在内部栅极上并且与栅极介电层接触；以及栅电极，位于铁电介电层上。本公开的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN112420823A

公开(公告)日：2021-02-26

申请号：CN202010289279.5

申请日：2020-04-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐志安 ,  杨世海 ,  章勋明 ,  曹敏

IPC: H01L29/51 ,  H01L21/28 ,  H01L27/088 ,  H01L27/092

Abstract: 本公开提供一种半导体装置，其包含设置于栅极电极与基底之间的二维材料层。半导体装置包括铁电介电层、栅极电极以及源极/漏极区。铁电介电层设置于半导体基底上并与其接触，铁电介电层包括二维材料；栅极电极设置于铁电介电层上；源极/漏极区设置于栅极电极的两侧。

公开(公告)号：CN112151366A

公开(公告)日：2020-12-29

申请号：CN202010317737.1

申请日：2020-04-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林政明 ,  杨世海 ,  徐志安 ,  方子韦 ,  赵皇麟

IPC: H01L21/28 ,  H01L29/423 ,  H01L29/78 ,  H01L21/8234 ,  H01L27/088

Abstract: 一种制造半导体装置的方法，包括在设置于半导体层上的栅极间隔物的侧壁上形成牺牲层、在设置于栅极间隔物之间的第一沟槽中的半导体层上形成第一含铪栅极介电层、移除牺牲层以在栅极间隔物与第一含铪栅极介电层之间形成第二沟槽、在第一含铪栅极介电层上及栅极间隔物的侧壁上形成第二含铪栅极介电层、对第一含铪栅极介电层及第二含铪栅极介电层执行退火并同时施加电场，以及随后在退火过的第一含铪栅极介电层及第二含铪栅极介电层上形成栅极电极。

公开(公告)号：CN106206729B

公开(公告)日：2020-01-14

申请号：CN201510262860.7

申请日：2015-05-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 温宗尧 ,  王圣祯 ,  杨世海 ,  宋学昌 ,  郑雅云

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/24 ,  H01L29/04

Abstract: 本发明提供了鳍式场效应晶体管(FinFET)器件结构及其形成方法。FinFET器件结构包括衬底和从衬底延伸的鳍结构。FinFET器件结构也包括形成在鳍结构中的抗穿通注入(APT)区和形成在APT区上的阻挡层。阻挡层具有中间部分和外围部分，并且中间部分高于外围部分。FinFET器件结构还包括形成在阻挡层上的外延层。

公开(公告)号：CN109860053A

公开(公告)日：2019-06-07

申请号：CN201811248710.0

申请日：2018-10-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 范玮寒 ,  吕伟元 ,  杨玉麟 ,  范纯祥 ,  杨世海

IPC: H01L21/336

Abstract: 方法包括提供结构，其具有基板与自基板延伸的鳍状物，其中鳍状物包括第一半导体材料并具有用于晶体管的源极区、通道区、与漏极区；形成栅极堆栈于通道区上；对源极区与漏极区中的鳍状物进行表面处理，使源极区与漏极区中的鳍状物的外侧部分转变成不同于第一半导体材料的材料；蚀刻源极区与漏极区中的鳍状物其转变的外侧部分，以减少源极区与漏极区中的鳍状物宽度；以及沉积外延层于源极区与漏极区中的鳍状物上。

公开(公告)号：CN106505103A

公开(公告)日：2017-03-15

申请号：CN201510860676.2

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王圣祯 ,  杨世海 ,  萧琮介

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明提供一种半导体装置的制造方法，在上述方法中，一第一半导体层形成于一基底上方。一蚀刻停止层形成于第一半导体层上方。一虚置层形成于蚀刻停止层上方。多个隔离区形成于虚置层、蚀刻停止层及第一半导体层内。去除位于隔离区之间的虚置层及蚀刻停止层，以形成一空间。第一半导体层露出于空间内。一第二半导体层形成于空间内的第一半导体层上方。一第三半导体层形成于空间内的第二半导体层上方。下凹隔离区，以露出第三半导体层的一上部。本发明亦提供一种半导体装置。

公开(公告)号：CN105990233A

公开(公告)日：2016-10-05

申请号：CN201510046970.X

申请日：2015-01-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 温宗尧 ,  杨世海 ,  王圣祯

IPC: H01L21/8238 ,  H01L27/092 ,  H01L29/78 ,  H01L29/32

CPC classification number: H01L21/823412 ,  H01L21/823431 ,  H01L21/823481 ,  H01L21/823807 ,  H01L21/823821 ,  H01L27/0924

Abstract: 本发明公开了FinFET以及用于形成FinFET的方法。在方法中，在衬底中形成第一沟槽。然后在第一沟槽中形成第一隔离区。在第一隔离区之间外延生长外延区。通过在所述外延区中进行蚀刻来形成第二沟槽，形成多个鳍。在第二沟槽中形成第二隔离区。一种结构，包括：衬底；位于衬底上的第一鳍；位于第一鳍上方的栅极电介质；以及位于栅极电介质上方的栅电极。第一鳍包括外延层，外延层具有小于1*104cm-3的堆垛层错缺陷密度。

公开(公告)号：CN113380806B

公开(公告)日：2025-03-25

申请号：CN202110408842.0

申请日：2021-04-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨柏峰 ,  杨世海 ,  林佑明 ,  张志宇 ,  贾汉中

IPC: H10B53/30

Abstract: 提供了包括半导体衬底、互连结构和存储器单元阵列的半导体芯片。半导体衬底包括逻辑电路。互连结构设置在半导体衬底上并且电连接至逻辑电路，并且互连结构包括堆叠的层间介电层和嵌入在堆叠的层间介电层中的互连布线。存储器单元阵列嵌入在堆叠的层间介电层中。存储器单元阵列包括驱动晶体管和存储器器件，并且存储器器件通过互连布线电连接至驱动晶体管。