公开(公告)号：CN111199967A

公开(公告)日：2020-05-26

申请号：CN201911057017.X

申请日：2019-10-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卢麒友 ,  庄惠中 ,  田丽钧 ,  苏品岱 ,  柯宜欣

IPC: H01L27/02 ,  G06F30/392

Abstract: 一种半导体装置包含至少一个修饰单元块，修饰单元块包含修饰支座区域，其中修饰支座区域具有第一带状主动区域，第一带状主动区域沿平行于垂直支座边缘的第一轴线布置，以相邻设置于其他单元块(包含非标准、标准以及修饰单元块)并形成垂直支座。提供于修饰支座区域中的结构改善了位于修饰单元块与相邻的单元块之间的结构与装置密度匹配，进而减少位于垂直支座单元块之间的对空白区域的需求，并减小装置总面积及提升单元密度。

公开(公告)号：CN110875307A

公开(公告)日：2020-03-10

申请号：CN201910962444.6

申请日：2019-08-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈顺利 ,  田丽钧 ,  陈庭榆 ,  张玮玲

IPC: H01L27/02 ,  H01L27/088

Abstract: 一种半导体单元结构包括四个晶体管、两个栅极条、四对导电区段以及多个水平布线。该两个栅极条中的每一个与第一类型主动区域和第二类型主动区域相交。第一导电区段设置为具有第一电源电压。第二导电区段设置为具有第二电源电压。第一栅极条导电地连接到第二导电区段。每个水平布线在一个或多个相应的交叉点上与一个或多个导电区段相交，同时在一个或多个相应的交叉点中的每一个处与一个或多个导电区段在导电上隔离。

公开(公告)号：CN110729287A

公开(公告)日：2020-01-24

申请号：CN201910567611.7

申请日：2019-06-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨荣展 ,  江庭玮 ,  庄惠中 ,  鲁立忠 ,  田丽钧

IPC: H01L27/02 ,  H01L27/088 ,  G06F30/392

Abstract: 本发明的实施例提供了一种半导体器件以及对应的布局图的生成方法。在至少一个单元区域中，半导体器件包括鳍和至少一个上面的栅极结构。鳍(伪和有源)基本平行于第一方向。每个栅极结构基本平行于第二方向(第二方向基本垂直于第一方向)。第一和第二有源鳍具有相应的第一和第二导电类型。相对于第二方向，每个单元区域均包括：第一有源区域，其包括位于单元区域的中心部分中的三个或多个连续的第一有源鳍的序列；第二有源区域，其包括位于第一有源区域和单元区域第一边缘之间的一个或多个第二有源鳍；以及第三有源区域，其包括位于第一有源区域和单元区域的第二边缘之间的一个或多个第二有源鳍。

公开(公告)号：CN109786369A

公开(公告)日：2019-05-21

申请号：CN201810909592.7

申请日：2018-08-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭大鹏 ,  卡洛斯·H·迪亚兹 ,  鲁立忠 ,  田丽钧

IPC: H01L27/02 ,  H01L27/088

Abstract: 半导体器件包括多个标准单元。多个标准单元包括布置在第一行中的沿着行方向延伸的第一组标准单元和布置在第二行中的沿着行方向延伸的第二组标准单元。第一组标准单元和第二组标准单元布置在列方向上。第一组标准单元在列方向上的单元高度与第二组标准单元在列方向上的单元高度不同。本发明实施例涉及包括多个标准单元的半导体器件和标准单元布局技术。

公开(公告)号：CN108183086A

公开(公告)日：2018-06-19

申请号：CN201711212714.9

申请日：2017-11-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨荣展 ,  江庭玮 ,  高章瑞 ,  庄惠中 ,  鲁立忠 ,  田丽钧 ,  沈孟弘 ,  谢尚志 ,  卢麒友

IPC: H01L21/768 ,  H01L23/535 ,  H01L27/02

CPC classification number: G06F17/5077 ,  H01L23/5226 ,  H01L23/5286 ,  H01L27/0207

Abstract: 集成电路结构包括栅极结构组、第一导电结构、第一组通孔和第二组通孔，以及第一组导电结构。该栅极结构组位于第一层级处。第一导电结构在第一方向上延伸，与该栅极结构组重叠并且位于第二层级处。第一组通孔位于栅极结构组和第一导电结构之间。第一组通孔将该栅极结构组连接至第一导电结构。第一组导电结构在第二方向上延伸，与第一导电结构重叠并且位于第三层级处。第二组通孔将第一组导电结构连接至第一导电结构，并且位于第一组导电结构和第一导电结构之间。

公开(公告)号：CN108155184A

公开(公告)日：2018-06-12

申请号：CN201710494638.9

申请日：2017-06-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈胜雄 ,  王中兴 ,  张丰愿 ,  鲁立忠 ,  田丽钧 ,  黄博祥 ,  王绍桓 ,  陈庭榆 ,  陈彦宾 ,  陈俊臣 ,  林子恒 ,  郑泰禹

IPC: H01L27/02

CPC classification number: H01L23/5283 ,  G06F17/5036 ,  G06F17/5072 ,  G06F17/5077 ,  G06F17/5081 ,  H01L23/5226 ,  H01L23/5286 ,  H01L27/088 ,  H03K19/20 ,  H01L27/02 ,  H01L27/0207

Abstract: 一种集成电路包括位于衬底与供电导线之间的单元。所述单元包括源极区、接触导线、电源导线以及电源通孔。所述接触导线从所述源极区延伸。所述电源导线耦合至所述接触导线。所述电源通孔内连接所述供电导线与所述电源导线。

公开(公告)号：CN105529316B

公开(公告)日：2018-05-25

申请号：CN201510522659.8

申请日：2015-08-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢东衡 ,  庄惠中 ,  林仲德 ,  江庭玮 ,  王胜雄 ,  田丽钧

IPC: H01L23/485 ,  H01L21/60

CPC classification number: H01L23/528 ,  H01L21/76895 ,  H01L21/76897 ,  H01L21/823475 ,  H01L23/485 ,  H01L23/535 ,  H01L27/088 ,  H01L29/401 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件，包括：衬底，具有有源区域；第一栅极结构，位于衬底的顶面上方；第二栅极结构，位于衬底的顶面上方；一对第一间隔件，位于第一栅极结构的每一个侧壁上；一对第二间隔件，位于第二栅极结构的每一个侧壁上；绝缘层，至少位于第一栅极结构上方；第一导电部件，位于有源区域上方；以及第二导电部件，位于衬底上方。此外，第二栅极结构邻近第一栅极结构，第一导电部件的顶面与第二导电部件的顶面共面。本发明还提供了半导体器件的制造方法。

公开(公告)号：CN104050311B

公开(公告)日：2018-05-25

申请号：CN201410083387.1

申请日：2014-03-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 田丽钧 ,  吴真智 ,  陈国基

IPC: G06F17/50 ,  H01L27/02

Abstract: 一种集成电路包括：被配置成具有第一电势的器件的第一导电结构；被配置成具有不同于第一电势的第二电势的器件的第二导电结构；以及设置在第一导电结构和第二导电结构之间的且将第一导电结构和第二导电结构间隔开的维和结构。维和结构与第一导电结构和第二导电结构中的至少一个间隔开在用于形成集成电路的自对准双图案化（“SADP”）工艺的导线之间的固定间隔距离。本发明还提供了用于自对准双图案化的任意金属间隔的系统和方法。

公开(公告)号：CN103035639B

公开(公告)日：2016-06-08

申请号：CN201210371496.4

申请日：2012-09-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 鲁立忠 ,  田丽钧 ,  庄惠中 ,  黄美惠

IPC: H01L27/02

CPC classification number: H01L27/0207 ,  G06F17/5068 ,  G06F17/5077 ,  H01L27/11807 ,  H01L2027/11875 ,  H01L2027/11885

Abstract: 一种设计集成电路的方法包括在第一标准单元中布置有源区域。至少一个栅电极被布线，与第一标准单元中的有源区域重叠。至少一个金属线结构被布线，与第一标准单元中的有源区域重叠。至少一个金属线结构基本上平行于栅电极。与第一标准单元中的至少一个金属线结构基本垂直地对第一供电轨道进行布线。第一供电轨道与至少一个金属线结构重叠。第一供电轨道具有与至少一个金属线结构相邻的平坦边缘。第一连接插塞被布置在第一供电轨道与第一标准单元中的至少一个金属线结构重叠的区域中。

公开(公告)号：CN105529316A

公开(公告)日：2016-04-27

申请号：CN201510522659.8

申请日：2015-08-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢东衡 ,  庄惠中 ,  林仲德 ,  江庭玮 ,  王胜雄 ,  田丽钧

IPC: H01L23/485 ,  H01L21/60

CPC classification number: H01L23/528 ,  H01L21/76895 ,  H01L21/76897 ,  H01L21/823475 ,  H01L23/485 ,  H01L23/535 ,  H01L27/088 ,  H01L29/401 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件，包括：衬底，具有有源区域；第一栅极结构，位于衬底的顶面上方；第二栅极结构，位于衬底的顶面上方；一对第一间隔件，位于第一栅极结构的每一个侧壁上；一对第二间隔件，位于第二栅极结构的每一个侧壁上；绝缘层，至少位于第一栅极结构上方；第一导电部件，位于有源区域上方；以及第二导电部件，位于衬底上方。此外，第二栅极结构邻近第一栅极结构，第一导电部件的顶面与第二导电部件的顶面共面。本发明还提供了半导体器件的制造方法。