-
公开(公告)号：CN101553924A
公开(公告)日：2009-10-07
申请号：CN200780045357.X
申请日：2007-11-05
Applicant: 夏普株式会社
CPC classification number: H01L27/101 , G11C13/0007 , G11C13/003 , G11C2213/15 , G11C2213/32 , G11C2213/34 , G11C2213/71 , G11C2213/72 , G11C2213/76 , G11C2213/77 , G11C2213/79 , H01L27/2409 , H01L27/2463 , H01L27/2481 , H01L45/04 , H01L45/1233 , H01L45/145 , H01L45/146 , H01L45/1633
Abstract: 提供一种非易失性半导体存储器件，该非易失性半导体存储器件通过使施加时间无差异地施加正负极性任意的电压，能够对可变电阻元件进行稳定的高速转换动作。该非易失性半导体存储器件包括：2端子结构的可变电阻元件，其通过在两端施加满足规定条件的电压，由该两端的电流电压特性限定的电阻特性可在稳定地取得的低电阻状态和高电阻状态这2个电阻特性之间转移，该可变电阻元件具有当施加绝对值为第一阈值电压以上的第一极性电压时、从低电阻状态转移到高电阻状态，当施加绝对值为第二阈值电压以上的第二极性的电压时、从高电阻状态转移到低电阻状态的特性；串联连接到可变电阻元件的可调整负载电阻的负载电路；和可在串联电路的两端施加电压的电压产生电路；其中，在该非易失性半导体存储器件中，通过调整负载电路的电阻就能在可变电阻元件的状态之间转移。
-
公开(公告)号：CN101548334A
公开(公告)日：2009-09-30
申请号：CN200780045014.3
申请日：2007-11-05
Applicant: 夏普株式会社
CPC classification number: G11C13/0007 , G11C13/0026 , G11C13/0038 , G11C13/0069 , G11C2013/009 , G11C2213/15 , G11C2213/32 , G11C2213/34 , G11C2213/72 , G11C2213/77 , G11C2213/79 , H01L27/101 , H01L27/1021 , H01L27/2409 , H01L27/2436 , H01L45/04 , H01L45/1233 , H01L45/145 , H01L45/146 , H01L45/1633
Abstract: 提供一种针对多个具备随着电压施加而电阻特性发生变化地可变电阻元件的存储器单元、可单独同时执行电阻变化的不同的改写动作的非易失性半导体存储装置。按与同一列的存储器单元公共连接的每个位线(BL0～3)，具备根据使改写对象的可变电阻元件的电阻特性从低电阻状态向高电阻状态转移的第一改写动作与从高电阻状态向低电阻状态转移的第二改写动作的差异，可单独选择2个负载电阻特性的任一个的负载电阻特性可变电路(14)，具备将第一改写动作中施加的第一电压脉冲和第二改写动作中施加第二电压脉冲，经负载电阻特性可变电路(14)和位线(BL0～3)施加给改写对象的存储器单元的改写电压脉冲施加电路(13a)。
-
公开(公告)号：CN102637686B
公开(公告)日：2014-11-05
申请号：CN201210122173.1
申请日：2010-02-24
Applicant: 夏普株式会社
CPC classification number: H01L27/249 , G11C13/0007 , G11C2013/0083 , G11C2213/32 , G11C2213/34 , G11C2213/71 , G11C2213/72 , G11C2213/77 , H01L27/0688 , H01L27/101 , H01L27/2409 , H01L27/2418 , H01L27/2436 , H01L27/2454 , H01L45/08 , H01L45/1226 , H01L45/146 , H01L45/1616
Abstract: 本发明提供具备大容量且能够廉价地制作的三维存储器单元阵列的非易失性半导体存储装置。在具备可变电阻元件的双端子型存储器单元的三维存储器单元阵列(1)中，在Z方向上邻接的存储器单元的各一端与分别在X及Y方向上配置多个，且在Z方向上延伸的中间选择线的一个连接，Z方向的相同位置的各存储器单元的另一端与在Z方向上配置多个的第三选择线的一个共通地连接，选择晶体管分别在X及Y方向上配置多个的二维阵列(2)与存储器单元阵列(1)在Z方向上邻接，在X方向上邻接的多个选择晶体管的栅与第一选择线共通地连接，在Y方向上邻接的多个选择晶体管的漏极与第二选择线共通地连接，多个选择晶体管的源极与中间选择线个别地连接，第一选择线与X解码器连接，第二选择线与Y解码器连接，第三选择线与Z解码器连接。
-
公开(公告)号：CN102347445B
公开(公告)日：2014-11-05
申请号：CN201110215067.3
申请日：2011-07-29
Applicant: 夏普株式会社
IPC: H01L45/00
CPC classification number: H01L45/04 , H01L27/2436 , H01L45/1233 , H01L45/146
Abstract: 本发明实现一种可变电阻元件和具有该可变电阻元件的非易失性半导体存储装置，该可变电阻元件通过抑制伴随成形处理完成的急剧电流，从而降低特性偏差，稳定地进行切换动作。一种非易失性半导体存储装置，将在第一电极(12a)与第2电极(14)之间夹持电阻变化层(13)而成的可变电阻元件(2)用于信息存储中，可变电阻元件(2)在形成切换界面的第一电极(12a)与电阻变化层(13)之间被插入缓冲层(12b)而成。以如下方式选择缓冲层(12b)和电阻变化层(13)的材料，即:缓冲层(12b)与电阻变化层(13)均包含n型金属氧化物而构成，构成缓冲层(12b)的n型金属氧化物的导带底的能量比构成电阻变化层(13)的n型金属氧化物的导带底的能量低。
-
公开(公告)号：CN102339636B
公开(公告)日：2014-04-30
申请号：CN201110198320.9
申请日：2011-07-15
Applicant: 夏普株式会社
CPC classification number: G11C13/0007 , G11C7/1048 , G11C7/12 , G11C13/0004 , G11C13/0026 , G11C13/0038 , G11C13/0069 , G11C2013/0071 , G11C2213/79 , G11C2213/82
Abstract: 本发明涉及半导体存储装置及其驱动方法。在具有存储元件的半导体存储装置的改写中，从公用线侧也施加电压脉冲，故无法高速动作。半导体存储装置具有：存储单元阵列（100），矩阵状排列多个将二端子型的存储元件R和选择用的晶体管Q串连而成的存储单元；第一电压施加电路（101），对位线施加改写电压脉冲；第二电压施加电路（102），对位线及公用线施加预充电电压，其中在存储单元改写时，第二电压施加电路（102）预先将存储单元两端预充电为同一电压后，第一电压施加电路（101）将改写电压脉冲经位线施加在改写对象的存储单元的一端，并且在施加该改写电压脉冲期间，维持第二电压施加电路（102）经公用线对该存储单元另一端施加该预充电电压。
-
Patent Agency Ranking
公开(公告)号：CN103035289A
公开(公告)日：2013-04-10
申请号：CN201210375954.1
申请日：2012-10-08
Applicant: 夏普株式会社 , 尔必达存储器股份有限公司
CPC classification number: G11C13/0028 , G11C13/0002 , G11C13/004 , G11C13/0069 , G11C2013/0073 , G11C2013/0078 , G11C2213/79
Abstract: 本发明提供一种半导体存储装置，能够使向可变电阻元件的电压施加极性不同的2种写入工作后的各验证工作分别低功耗且高速地执行。写入电路（22）构成为能分别执行设定工作和重置工作，设定工作通过从存储器单元的一端侧经由可变电阻元件向另一端侧流过电流，从而使可变电阻元件的电阻低电阻化，重置工作通过从存储器单元的另一端侧经由可变电阻元件向一端侧流过电流，从而使可变电阻元件的电阻高电阻化，读出电路（21）构成为能够分别执行第1读出工作和第2读出工作，第1读出工作通过从存储器单元的一端侧经由可变电阻元件向另一端侧流过电流，从而读出可变电阻元件的电阻状态，第2读出工作通过从存储器单元的另一端侧经由可变电阻元件向一端侧流过电流，从而读出可变电阻元件的电阻状态。
-
公开(公告)号：CN102347445A
公开(公告)日：2012-02-08
申请号：CN201110215067.3
申请日：2011-07-29
Applicant: 夏普株式会社
IPC: H01L45/00
CPC classification number: H01L45/04 , H01L27/2436 , H01L45/1233 , H01L45/146
Abstract: 本发明实现一种可变电阻元件和具有该可变电阻元件的非易失性半导体存储装置，该可变电阻元件通过抑制伴随成形处理完成的急剧电流，从而降低特性偏差，稳定地进行切换动作。一种非易失性半导体存储装置，将在第一电极(12a)与第2电极(14)之间夹持电阻变化层(13)而成的可变电阻元件(2)用于信息存储中，可变电阻元件(2)在形成切换界面的第一电极(12a)与电阻变化层(13)之间被插入缓冲层(12b)而成。以如下方式选择缓冲层(12b)和电阻变化层(13)的材料，即:缓冲层(12b)与电阻变化层(13)均包含n型金属氧化物而构成，构成缓冲层(12b)的n型金属氧化物的导带底的能量比构成电阻变化层(13)的n型金属氧化物的导带底的能量低。
-
公开(公告)号：CN101685828A
公开(公告)日：2010-03-31
申请号：CN200910178533.8
申请日：2009-09-27
Applicant: 夏普株式会社
CPC classification number: G11C13/0007 , G11C11/005 , G11C13/0004 , G11C13/0011 , G11C13/0033 , G11C14/00 , G11C14/0045 , G11C2211/4016 , G11C2213/31 , H01L27/2436 , H01L27/2454 , H01L27/2472 , H01L45/04 , H01L45/06 , H01L45/085 , H01L45/1233 , H01L45/146
Abstract: 本发明涉及半导体存储装置。提供了一种廉价的高性能非易失性存储器，其能够无限次随机写入和读出。单位存储单元由MISFET(108)和电阻变化元件(113)构成，所述MISFET(108)具有与半导体衬底电隔离的沟道体，所述电阻变化元件具有一端与MISFET的漏极相连的二端子结构。MISFET(108)起易失性存储元件的作用，而电阻变化元件(113)起非易失性存储元件的作用，从而在电源关断之前MISFET(108)中所储存的信息被复制到电阻变化元件(113)，并且在电源接通时电阻变化元件中所储存的信息被传送到MISFET(108)，因而，MISFET(108)被用作能够随机写入和读出的易失性存储器。
-
公开(公告)号：CN100485811C
公开(公告)日：2009-05-06
申请号：CN200510087650.5
申请日：2005-07-27
Applicant: 夏普株式会社
Abstract: 本发明的非易失性半导体存储装置包括：存储单元选择电路(17)，以行、列或存储单元为单位从存储单元阵列(15)中选择存储单元；读出电压施加电路(22a)，对由存储单元选择电路(17)选出的选择存储单元的可变电阻元件施加读出电压；读出电路(23)，对选择存储单元内的读出对象存储单元检测与该可变电阻元件的电阻值对应流过的读出电流的大小，再读出存储在读出对象存储单元中的信息；读出电压施加电路(22a)将和读出电压反极性的伪读出电压施加给选择存储单元的可变电阻元件。
-
公开(公告)号：CN100407471C
公开(公告)日：2008-07-30
申请号：CN03108292.0
申请日：2003-03-27
Applicant: 夏普株式会社
Abstract: 由可变电阻11-1至11-n构成的加权装置对输入信号进行加权，每个可变电阻由具有包含锰的钙钛矿结构的氧化物制成，该材料在室温下根据施加的脉冲电压的累加次数改变其阻值，并且能够以非易失性方式保持其阻值。然后，加权后的信号输入到运算单元(12)。作为每个可变电阻11-1至11-n的氧化物薄膜根据施加的脉冲电压的累加次数改变其阻值，并且在电源被切断后也能够以非易失性方式保持其阻值。因而，通过根据施加的脉冲电压的累加次数改变加权系数，就能够实现更加类似于人类神经的神经元。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.04 seconds)
