公开(公告)号：CN116230757A

公开(公告)日：2023-06-06

申请号：CN202310002493.1

申请日：2023-01-03

申请人： 华中科技大学

发明人： 梁琳 ,  卿正恒

IPC分类号： H01L29/45 ,  H01L29/47 ,  H01L21/332 ,  H01L29/74

摘要： 本发明公开了一种肖特基短路点反向阻断双端固态闸流管，固态闸流管为四层PNPN结构，且阴极侧和阳极侧均设置有电极，阴极侧N+发射极与阴极发射极以电阻形式形成欧姆接触，阴极短路点与阴极金属以二极管形式形成肖特基接触；N+发射极的掺杂浓度为1×1017cm‑3～1×1021cm‑3，结深为10μm～25μm；P基区掺杂浓度为1×1014cm‑3～1×1017cm‑3，深度为35μm～100μm；N基区掺杂浓度为2×1013cm‑3～1×1014cm‑3，深度为100μm～400μm；阳极侧发射极P+掺杂浓度为1×1014cm‑3～1×1021cm‑3，深度为35μm～100μm，且阴极侧设置有成千上万个直径为100μm～500μm的短路点。本发明通过引入肖特基，使得RBDT有更大范围的阴极发射极压降在阈值电压Vb以上，增大了器件的开通面积，缩小了器件的发热，增大了器件电流上升率耐量。

公开(公告)号：CN109449214B

公开(公告)日：2023-05-30

申请号：CN201811480787.0

申请日：2018-12-05

申请人： 山东大学

发明人： 辛倩 ,  杜路路 ,  徐明升 ,  宋爱民

IPC分类号： H01L29/872 ,  H01L29/24 ,  H01L29/47 ,  H01L21/34

摘要： 本发明的氧化镓(Ga2O3)半导体肖特基二极管，包括半导体层、阳极电极和阴极电极，特征在于：半导体层为Ga2O3薄膜，阳极电极为锡的氧化物(SnOx)。本发明的肖特基二极管的制作方法，包括：a).制备Ga2O3薄片；b).薄片清洗；c).Ga2O3薄片刻蚀；d).制备阴极和金属接触点层；e).退火处理；f).制备SnOx薄膜；g).制备阳极金属触点层。本发明的氧化镓半导体肖特基二极管，理想因子（为1.02）非常接近1、势垒高度为1.17 eV、开关比超过1010，所获取的肖特基二极管性能优良。本发明的肖特基二极管的制作方法，用SnOx作为肖特基接触电极，进而得到高性能的Ga2O3肖特基二极管。

公开(公告)号：CN111656532B

公开(公告)日：2023-05-09

申请号：CN201880087962.1

申请日：2018-12-18

申请人： 三菱电机株式会社

发明人： 绵引达郎 ,  汤田洋平

IPC分类号： H01L29/861 ,  H01L29/47 ,  H01L29/868 ,  H01L29/872

摘要： 为了提供降低缺陷层所引起的泄漏电流而阈值电压的变动小的电力用半导体装置，具备：单晶n型半导体基板(1)；n型外延膜层(2)，形成于单晶n型半导体基板的表面，具有凹部(50)及凸部(51)；阴极电极(6)，形成于单晶n型半导体基板的与表面相反一侧的面；绝缘膜(4)，形成于凸部的顶部(512)的第一区域(57)；p型薄膜层(3)，形成于绝缘膜及n型外延膜层的表面，在与n型外延膜层之间形成pn结；以及阳极电极(5)，至少一部分形成于p型薄膜层的表面，一部分贯通p型薄膜层及绝缘膜，在与顶部的边缘部(513)之间被第一区域隔开的第二区域(56)在与n型外延膜层之间，形成肖特基结。

公开(公告)号：CN116013781A

公开(公告)日：2023-04-25

申请号：CN202310152753.3

申请日：2023-02-22

申请人： 北京集创北方科技股份有限公司

发明人： 陈祖旺

IPC分类号： H01L21/329 ,  H01L29/872 ,  H01L29/40 ,  H01L29/47 ,  H10N97/00 ,  H01L23/64 ,  B82Y40/00 ,  H01L27/08

摘要： 本发明涉及一种金属阵列的制备方法，该金属阵列以及使用该金属阵列的肖特基二极管和电容器。本发明的金属阵列的制备方法，包括如下步骤：在基板上形成一个以上的第一金属单元，形成第一金属阵列M1；在第一金属阵列M1上沉积有机自组装单分子层，包覆在每一个第一金属单元的外表面；从第一金属单元的间隙开始沉积第二金属，形成包覆于第一金属阵列M1的第二金属层M2；在第二金属层M2上方粘贴粘性胶带；将粘性胶带沿着与第一金属阵列M1的分布方向不同的方向去除，去除部分第二金属层M2；将M1和M2之间的有机自组装单分子层去除，得到金属阵列。本发明金属阵列的制备方法，使金属阵列的生产过程简单、制备效率高、产量高、稳定性强。

公开(公告)号：CN113257924B

公开(公告)日：2023-04-21

申请号：CN202110532590.2

申请日：2021-05-14

申请人： 中国科学技术大学

发明人： 徐光伟 ,  刘琦 ,  周选择 ,  龙世兵 ,  赵晓龙

IPC分类号： H01L29/872 ,  H01L29/06 ,  H01L29/24 ,  H01L29/47 ,  H01L21/34

摘要： 本发明公开了一种带高阻层的肖特基二极管及其制备方法、功率二极管模块，其中，带高阻层的肖特基二极管包括自下至上依次设置的第一掺杂层、第二掺杂层、高阻层；阴极电极、阳极电极；其中，第二掺杂层与第一掺杂层的载流子浓度不同；高阻层包括N型氧化镓层，载流子浓度包括0～1×1016cm‑3；阴极电极设置在第一掺杂层下表面，阴极电极与第一掺杂层形成欧姆接触；阳极电极设置在高阻层上表面，阳极电极与高阻层形成肖特基接触。

公开(公告)号：CN115985970A

公开(公告)日：2023-04-18

申请号：CN202211722619.4

申请日：2022-12-30

申请人： 江南大学

发明人： 王霄 ,  陈小钰 ,  王佳玮 ,  敖金平 ,  李杨 ,  陈治伟 ,  白利华 ,  王利强

IPC分类号： H01L29/872 ,  H01L21/329 ,  H01L29/47 ,  H01L29/24

摘要： 本发明公开了一种低正向导通电压氧化镓肖特基二极管及其制备方法，包括自下而上依次叠层的阴极、n+‑Ga2O3外延层、n‑‑Ga2O3外延层和阳极；其中，所述n+‑Ga2O3外延层与所述阴极之间构成欧姆接触，所述阴极为钛和金的叠层；所述n‑‑Ga2O3外延层与所述阳极之间形成肖特基接触，所述阳极为具有低功函数的材料和金的叠层。本发明降低了器件结构的复杂性的同时降低了正向导通电压，从而提高了二极管器件性能，实现正向导通电压小，有利于应用在微波功率整流方面。

公开(公告)号：CN115881800A

公开(公告)日：2023-03-31

申请号：CN202211535275.6

申请日：2022-11-30

申请人： 华灿光电(浙江)有限公司

发明人： 王群 ,  龚逸品 ,  陈张笑雄 ,  吴志浩 ,  梅劲 ,  王江波 ,  刘榕

IPC分类号： H01L29/45 ,  H01L29/47 ,  H01L29/40 ,  H01L21/331 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78

摘要： 本公开提供了一种垂直结构的半导体器件及其制备方法，属于半导体技术领域。该制备方法包括：制备外延片；调整所述外延片的姿态，使得所述外延片的生长方向平行于水平面；在所述外延片的第一侧沉积欧姆电极，在所述外延片的第二侧沉积肖特基电极，使得所述欧姆电极和所述肖特基电极分别位于所述外延片的相对两侧。本公开能够提高垂直封装时的可靠性。

公开(公告)号：CN113451416B

公开(公告)日：2023-03-24

申请号：CN202110724386.0

申请日：2021-06-29

申请人： 厦门市三安集成电路有限公司

发明人： 郭锦鹏 ,  蔡文必 ,  郭飞 ,  周永田 ,  胡洪兴 ,  陶永洪 ,  王勇

IPC分类号： H01L29/872 ,  H01L29/06 ,  H01L29/47 ,  H01L23/31 ,  H01L21/329 ,  H01L21/56

摘要： 一种功率器件及其制备方法，涉及半导体器件技术领域。该功率器件包括：宽带隙衬底；设置于宽带隙衬底上的宽带隙漂移层；设置于宽带隙漂移层中的有源区和边缘终端区；设置于宽带隙漂移层上，且被配置为从有源区边缘开始覆盖边缘终端区表面的第一钝化层；设置于有源区上且与有源区之间为肖特基接触的金属电极层；金属电极层具有高出第一钝化层的台阶，台阶具有朝向第一钝化层且与第一钝化层相接的第一侧面，在相接处形成有朝向边缘终端区的第一夹角a2；填充第一夹角a2的第一材料层；设置于第一材料层上的第二钝化层；第一材料层的材料的膨胀系数为a，金属电极层的材料的膨胀系数为b，第二钝化层的材料的膨胀系数为c，其中，a>b>c。

公开(公告)号：CN115799334A

公开(公告)日：2023-03-14

申请号：CN202211356503.3

申请日：2022-11-01

申请人： 西安电子科技大学

发明人： 宋庆文 ,  张男 ,  汤晓燕 ,  袁昊 ,  兰春颖

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/16 ,  H01L29/36 ,  H01L29/423 ,  H01L29/47

摘要： 本发明公开了一种抗单粒子栅损伤的SiC基VDMOSFET器件，包括漏极、衬底和N‑漂移区，N‑漂移区上表面形成第一P+欧姆接触区和第二P+欧姆接触区，第一P+欧姆接触区内侧形成第一P型基区，第二P+欧姆接触区内侧形成第二P型基区；第一P型基区上表面形成第一N+源区，第二P型基区上表面形成第二N+源区；第一P+欧姆接触区上形成第一源极；第二P+欧姆接触区上形成第二源极；N‑漂移区上形成P+保护区和P+保护区电极；P+保护区电极两侧设置有第三源极和第四源极；第一源极与第三源极之间、第二源极与第四源极之间分别设置栅介质层和栅极。本发明可实现单粒子入射带来的栅氧界面过剩空穴的快速抽取，且有效抑制肖特基结的反向泄漏电流及两侧栅氧中的强电场。

公开(公告)号：CN110709997B

公开(公告)日：2023-02-28

申请号：CN201880035781.4

申请日：2018-05-30

申请人： 三菱电机株式会社

发明人： 福井裕 ,  菅原胜俊 ,  八田英之 ,  纐缬英典 ,  田中梨菜 ,  宫田祐辅

IPC分类号： H01L29/78 ,  H01L21/265 ,  H01L21/336 ,  H01L29/12 ,  H01L29/47 ,  H01L29/872

摘要： 本发明涉及具有沟槽栅的半导体装置，具备：第1半导体层；第1半导体区域，选择性地设置于第1半导体层的上层部；第2半导体区域，与第1半导体区域相接地设置；第3半导体区域，与第1及第2半导体区域的底面相接地设置；栅沟槽，在厚度方向贯通第1及第3半导体区域而到达第1半导体层内；电场缓和区域，与栅沟槽的底部相接；以及连接层，以与第2方向上的至少一方的沟槽侧壁相接的方式在第1半导体层内隔开间隔而设置有多个，对电场缓和区域和第3半导体区域进行电连接，其中，所述第2方向和与栅沟槽的延伸方向平行的第1方向垂直，连接层沿着第1方向相互隔离地设置有多个。