-
公开(公告)号：CN100378983C
公开(公告)日：2008-04-02
申请号：CN200510076776.2
申请日：2005-06-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/52 , H01L21/768
CPC classification number: H01L21/31144 , H01L21/76838
Abstract: 本发明提供一种半导体元件，半导体元件包含有多个散射条设置于一隔离导线两侧，以改善微影制程的结果，各散射条具有一定的宽度并与隔离的导线间距有一定距离，以增加对半导体元件进行图案化时的微影制程的聚焦深度，且在完成半导体元件的制作后，这些散射条将仍存留于半导体元件内。本发明所述半导体元件，可增加导线图案在黄光制程中的聚焦深度，因此可改善半导体元件的关键尺寸。
-
公开(公告)号：CN1959528A
公开(公告)日：2007-05-09
申请号：CN200610140406.5
申请日：2006-09-30
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F1/00
CPC classification number: G03F1/36
Abstract: 一种微影光罩及其制造方法与使用上述两者制造的半导体元件包括一个位于独立或半独立区域的设计特征，以及复数个垂直于设计特征的平行线型辅助特征。这些平行线型辅助特征包括位于设计特征两边的两组平行辅助特征。第一组平行辅助特征位于设计特征的第一边上，且垂直于设计特征。第二组平行辅助特征位于设计特征的第二边上，且垂直于设计特征。上述的附加的辅助特征改善了独立及半独立特征结构的焦深与解析度，并降低光罩错误增强因子的产生。
-
公开(公告)号：CN1818791A
公开(公告)日：2006-08-16
申请号：CN200610003267.1
申请日：2006-02-08
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G03F7/70333 , G03F1/38 , G03F7/703
Abstract: 本发明是有关于一种半导体制程中的微影系统及其方法和用于其中的光罩。该在半导体制程中的微影方法，包括下列步骤：提供一种具有第一及第二聚焦面的光罩，其中该第一及第二聚焦面不同；使用该光罩以在一晶圆上进行第一曝光，以形成一第一影像，其中第一聚焦面是在第一曝光期间聚焦于晶圆；以及使用光罩以在晶圆上进行第二曝光，以形成一第二影像，其中第二聚焦面是在第二曝光期间聚焦于晶圆。本案揭示的一种在半导体制程中的微影方法，包括提供一种用于一晶圆的具有第一及第二聚焦面的光罩。该晶圆包含对应的第一及第二晶圆区。在使用第一聚焦面的第一曝光期间，第一晶圆区接收一第一影像，在使用第二聚焦面的第二曝光期间，该第二晶圆区接收二第二影像。
-
公开(公告)号：CN110648903B
公开(公告)日：2022-06-10
申请号：CN201910566656.2
申请日：2019-06-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027
Abstract: 本公开涉及用于制造半导体器件的方法。本公开提供了用于制造半导体器件的方法。根据本公开的方面，在用于半导体器件的图案形成方法中，在设置在衬底上的底层中形成第一开口。通过定向蚀刻在第一轴上扩展第一开口，以在底层中形成第一凹槽。在底层上形成抗蚀剂图案。抗蚀剂图案包括与第一凹槽仅部分重叠的第二开口。通过将抗蚀剂图案用作蚀刻掩模来图案化底层，以形成第二凹槽。
-
公开(公告)号：CN112578642A
公开(公告)日：2021-03-30
申请号：CN202010009130.7
申请日：2020-01-06
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
Abstract: 本公开涉及制造半导体器件的方法。在一种形成图案的方法中，在底层上方形成光致抗蚀剂层，将光致抗蚀剂层曝光于承载图案信息的光化辐射，对经曝光的光致抗蚀剂层进行显影以形成经显影的抗蚀剂图案，将定向蚀刻操作应用于经显影的抗蚀剂图案以形成经修整的抗蚀剂图案，以及使用经修整的抗蚀剂图案作为蚀刻掩模来对底层进行图案化。
-
Patent Agency Ranking
公开(公告)号：CN110660661A
公开(公告)日：2020-01-07
申请号：CN201910572254.3
申请日：2019-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/306 , H01L21/66
Abstract: 一种半导体元件制造方法，在基板之上形成底层结构。在底层结构之上形成薄膜。测量薄膜的表面形貌，并将表面形貌存储为形貌数据。使用方向性蚀刻执行局部蚀刻，并扫描基板，使得薄膜的整个表面承受方向性蚀刻。根据形貌数据调整方向性蚀刻的电浆束强度。
-
公开(公告)号：CN106206263B
公开(公告)日：2019-03-08
申请号：CN201510292801.4
申请日：2015-06-01
Applicant: 台湾积体电路制造股份有限公司
Inventor： 严永松
IPC: H01L21/027 , H01L21/02
Abstract: 本发明公开了一种用于制造半导体集成电路(IC)的方法。在一个实施例中，在衬底上方形成材料层，并且在材料层上方形成第一硬掩模(HM)部件。HM部件包括具有第一宽度的上部和具有第二宽度的下部，第二宽度大于第一宽度。该方法还包括沿着第一HM部件的侧壁形成间隔件，通过使用间隔件作为第一蚀刻掩模在材料层上方形成第二HM部件，以及通过使用第二HM部件作为第二蚀刻掩模在材料层中形成图案化的部件。
-
公开(公告)号：CN109427552A
公开(公告)日：2019-03-05
申请号：CN201711131821.9
申请日：2017-11-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/033
Abstract: 本公开一些实施例提供半导体装置的形成方法，包括提供基板以及基板上的图案化层，其中基板包含多个结构以接受处理制程；形成至少一开口于图案化层中，其中结构部分地露出于至少一开口中；进行方向性蚀刻，使至少一开口于第一方向中的尺寸扩大，以形成至少一扩大的开口；以及经由至少一扩大的开口对结构进行处理制程。
-
公开(公告)号：CN107204278A
公开(公告)日：2017-09-26
申请号：CN201611197347.5
申请日：2016-12-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027
CPC classification number: H01L21/2633 , H01L21/76802 , H01L21/76816 , H01L21/76829 , H01L21/0273
Abstract: 制造半导体器件的方法包括在材料层上方沿着第一方向形成硬掩模(HM)芯轴，沿着HM芯轴的侧壁形成第一间隔件，沿着第一间隔件的侧壁形成第二间隔件并且在HM芯轴、第一间隔件和第二间隔件上方形成具有第一线开口的图案化的光刻胶层。在第一线开口内暴露HM芯轴、第一间隔件和第二间隔件的第一部分。该方法也包括通过第一线开口去除第一间隔件的第一部分以暴露材料层的第一部分并且通过使用HM芯轴和第二间隔件的暴露的第一部分作为子蚀刻掩模蚀刻材料层的暴露的第一部分以在材料层中形成第一开口。本发明的实施例还涉及在材料层中形成开口的方法。
-
公开(公告)号：CN105719957A
公开(公告)日：2016-06-29
申请号：CN201510960940.X
申请日：2015-12-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/033 , H01L21/311 , H01L21/4757
CPC classification number: H01L21/0274 , H01L21/0228 , H01L21/0273 , H01L21/0337 , H01L21/31144 , H01L21/76802 , H01L21/76816 , H01L21/76877 , H01L21/033 , H01L21/47573
Abstract: 提供了图案化诸如集成电路工件的工件的技术。在示例性的实施例中，所述方法包括接收指定将在工件上形成的多个部件的数据集。基于多个部件的第一组部件实施工件的硬掩模的第一图案化，并将第一间隔件材料沉积在图案化硬掩模的侧壁上。基于第二组部件实施第二图案化，并将第二间隔件材料沉积在第一间隔件材料的侧壁上。基于第三组部件实施第三图案化。使用由图案化的硬掩模层、第一间隔件材料或第二间隔件材料中的至少一个的剩余部分限定的图案选择性加工工件的部分。本发明实施例涉及用于通过线端缩减切割部件的光刻技术。
-
-
-
-
-
-
-
-
-
Search Results
53
records
(took 0.036 seconds)
