-
公开(公告)号：CN108206217B
公开(公告)日：2022-12-02
申请号：CN201710465608.5
申请日：2017-06-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 提供一种用于图案化集成电路装置如鳍状场效晶体管装置的方法。例示性的方法包括形成材料层，其包含鳍状结构的阵列；以及进行鳍状物切割工艺，以移除鳍状结构的子集。鳍状结构切割工艺包含以切割图案露出鳍状结构的子集，并移除露出的鳍状结构的子集。切割图案部份地露出鳍状结构的子集的至少一鳍状结构。在鳍状物切割工艺为优先切割鳍状物的工艺的实施方式中，材料层为芯层且鳍状结构为芯。在鳍状物切割工艺为最后切割鳍状物的工艺的实施方式中，材料层为基板(或其材料层)且鳍状结构为定义于基板(或其材料层)中的鳍状物。
-
公开(公告)号：CN106057665B
公开(公告)日：2021-01-29
申请号：CN201510859123.5
申请日：2015-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/311 , H01L21/308
Abstract: 本发明涉及结合不同图案材料的光学光刻技术。具体的，本发明提供一种用于图案化工件的技术，所述工件例如集成电路工件。在示范性实施例中，所述方法包含接收工件，所述工件具有设置在衬底上的材料层。第一组鳍形成在所述材料层上，并且第二组鳍形成在所述材料层上，穿插在所述第一组鳍之间。所述第二组鳍具有与所述第一组鳍不同的蚀刻剂灵敏度。在所述第一组鳍上实施第一蚀刻工艺并且经配置以避免实质上蚀刻所述第二组鳍。在所述第二组鳍上实施第二蚀刻工艺并且经配置以避免实质上蚀刻所述第一组鳍。所述材料层被蚀刻以转移图案，所述图案由所述第一蚀刻工艺和所述第二蚀刻工艺界定。
-
公开(公告)号：CN109817565A
公开(公告)日：2019-05-28
申请号：CN201811366486.5
申请日：2018-11-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762 , H01L21/311 , H01L21/768
Abstract: 提供一种半导体装置结构的形成方法。此方法包括：在基底的上方形成第一层。上述第一层具有沟槽。此方法包括：在上述沟槽的内壁上形成多个第一间隔物。此方法包括：移除上述第一间隔物的一部分。此方法包括：形成填充层至上述沟槽中，以覆盖上述第一间隔物。上述填充层与上述第一间隔物一起形成带状结构。此方法包括：移除上述第一层。此方法包括：在上述带状结构的二个相向的第一侧壁上形成多个第二间隔物。此方法包括：在上述第二间隔物的多个第二侧壁上形成多个第三间隔物。此方法包括：移除上述填充层与上述第二间隔物。
-
公开(公告)号：CN109786219A
公开(公告)日：2019-05-21
申请号：CN201810570106.3
申请日：2018-06-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/768
Abstract: 半导体装置的制作方法包括形成硬掩模层于基板上。多层光致抗蚀剂形成于硬掩模层上。蚀刻多层光致抗蚀剂，形成多个开口于多层光致抗蚀剂中，以露出部分硬掩模层。依角度方向性地提供离子至多层光致抗蚀剂，使离子主要接触多层光致抗蚀剂中的开口侧壁而非硬掩模层。在一实施例中，通过依角度导向的蚀刻离子，可方向性地蚀刻多层光致抗蚀剂，且蚀刻离子主要接触多层光致抗蚀剂中的开口侧壁而非硬掩模层。在另一实施例中，通过依角度导向的注入离子，可方向性地注入多层光致抗蚀剂，且注入离子主要接触多层光致抗蚀剂中的开口侧壁而非硬掩模层。
-
公开(公告)号：CN107204277B
公开(公告)日：2022-11-25
申请号：CN201611219717.0
申请日：2016-12-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02
Abstract: 本公开实施例涉及制造半导体元件的方法。此方法包括形成第一可流动材料层于基板之上。第一区域中第一可流动材料层的上表面高于第二区域中第一可流动材料层的上表面。此方法亦包括在第一区域中形成牺牲插塞以覆盖第一可流动材料层，在第一区域中牺牲插塞之上及第二区域中第一可流动材料层之上形成第二可流动材料层。执行第一下凹工艺以致第一区域中的第二可流动材料层被移除。执行第二下凹工艺于第二区域中的第二可流动材料层，此时第一可流动材料层被第一区域的牺牲插塞保护。
-
Patent Agency Ranking
公开(公告)号：CN107424958B
公开(公告)日：2021-10-29
申请号：CN201710298768.5
申请日：2017-04-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/11 , H01L27/088
Abstract: 本发明的实施例提供了一种制造包括FinFET的半导体器件的鳍的方法，包括：形成包括半导体衬底和加盖半导体鳍的结构，加盖半导体鳍被组织成至少第一集合和第二集合，第一集合的每个构件包含具有第一蚀刻灵敏度的第一盖，并且第二集合的每个构件包含具有第二蚀刻灵敏度的第二盖，第二蚀刻灵敏度不同于第一蚀刻灵敏度；以及从结构去除消除第一集合的选择构件和第二集合的选择构件。本发明的实施例还提供了一种包括鳍的半导体器件。
-
公开(公告)号：CN110648911A
公开(公告)日：2020-01-03
申请号：CN201910569880.7
申请日：2019-06-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/311
Abstract: 本公开涉及制造半导体器件的方法。在一种形成在半导体衬底上方的下层中沿第一轴延伸的凹槽图案的方法中，在下层中形成第一开口，并且第一开口通过定向刻蚀沿第一轴延伸以形成凹槽图案。
-
公开(公告)号：CN109860116A
公开(公告)日：2019-06-07
申请号：CN201811183258.4
申请日：2018-10-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 提供了一种图案化方法。在图案化基板以形成预定图案时，减少角落圆润化的方法包括：将预定图案分为第一图案与第二图案，第一图案形成角落的第一边缘，而第二角落形成角落的第二边缘。第二图案的至少一部分与第一图案重叠，因此第一边缘与第二边缘相交以形成预定图案的角落。方法亦包括形成第一图案于基板上的第一掩模层中以露出基板，并形成第二图案于第一掩模层中以露出基板。接着蚀刻第一掩模层所露出的基板以获得图案。
-
公开(公告)号：CN106158597A
公开(公告)日：2016-11-23
申请号：CN201510860885.7
申请日：2015-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027
CPC classification number: H01L21/3081 , H01L21/0271 , H01L21/0337 , H01L21/3085 , H01L21/3086 , H01L21/31144 , H01L21/76816 , H01L21/027
Abstract: 本发明揭示的内容为使用多重定向自组装(directed self-assembly，DSA)图案化工艺形成用于半导体元件的目标图案的一种方法。方法包括接收基板，及通过执行包括第一DSA工艺的工艺在基板上形成导引图案。方法进一步包括使用导引图案在基板上方执行第二DSA工艺。在一实施例中，第一DSA工艺控制第一方向上密集图案的第一间距，第二DSA工艺控制在第二方向上密集图案的第二间距。因为导引图案是由包含DSA工艺的工艺所形成，可精确地控制导引图案的临界尺寸。此外，由第二DSA工艺所产生的最终图案可具有密集间距，且尺寸及形状更均匀。
-
公开(公告)号：CN112578642B
公开(公告)日：2024-08-30
申请号：CN202010009130.7
申请日：2020-01-06
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
Abstract: 本公开涉及制造半导体器件的方法。在一种形成图案的方法中，在底层上方形成光致抗蚀剂层，将光致抗蚀剂层曝光于承载图案信息的光化辐射，对经曝光的光致抗蚀剂层进行显影以形成经显影的抗蚀剂图案，将定向蚀刻操作应用于经显影的抗蚀剂图案以形成经修整的抗蚀剂图案，以及使用经修整的抗蚀剂图案作为蚀刻掩模来对底层进行图案化。
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.033 seconds)
