公开(公告)号：CN101330055A

公开(公告)日：2008-12-24

申请号：CN200810125334.6

申请日：2008-06-20

Applicant: 株式会社东芝

Inventor： 山内尚 ,  西义史 ,  木下敦宽 ,  土屋义规 ,  古贺淳二 ,  加藤弘一

IPC: H01L21/8238 ,  H01L27/092

CPC classification number: H01L21/823814 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/785

Abstract: 提供在CMIS构造的半导体器件中降低n型以及p型MISFET的界面电阻的半导体器件的制造方法以及半导体器件。该半导体器件的制造方法以及半导体器件的特征在于，在第一半导体区域上形成n型MISFET的栅极绝缘膜和栅电极，在第二半导体区域上形成p型MISFET的栅极绝缘膜和栅电极，对第一半导体区域离子注入As，形成n型扩散层，在第一半导体区域上淀积包含Ni的第一金属之后，通过第一热处理形成第一硅化物层，在第一硅化物层上以及第二半导体区域上淀积包含Ni的第二金属之后，通过第二热处理将第一硅化物层进行厚膜化，并且形成第二硅化物层，对第二硅化物层离子注入B或者Mg之后，施加第三热处理。

公开(公告)号：CN101136437A

公开(公告)日：2008-03-05

申请号：CN200710148535.3

申请日：2007-08-29

Applicant: 株式会社东芝

Inventor： 新宮昌生 ,  木下敦宽 ,  土屋义规

IPC: H01L29/78 ,  H01L29/43 ,  H01L27/092 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8238

CPC classification number: H01L21/28079 ,  H01L21/28052 ,  H01L21/28097 ,  H01L21/28518 ,  H01L21/823814 ,  H01L21/823835 ,  H01L27/1203 ,  H01L29/4933 ,  H01L29/495 ,  H01L29/4975 ,  H01L29/7851

Abstract: 半导体器件及其制造方法。本发明公开一种通过电极的接触电阻和电极本身的电阻的减小而具有增强性能的具有场效应晶体管(FET)的半导体器件。该FET包括n型FET，其具有在半导体衬底中形成的通道区，绝缘地覆盖通道区的栅电极，以及在通道区的两端形成的一对源和漏电极。源/漏电极由第一金属的硅化物制成。包含第二金属的界面层在衬底和第一金属之间的界面中形成。第二金属的功函数小于第一金属的硅化物的功函数，并且第二金属硅化物的功函数小于第一金属硅化物的功函数。本发明还公开了半导体器件的制造方法。

公开(公告)号：CN101136414A

公开(公告)日：2008-03-05

申请号：CN200710148119.3

申请日：2007-08-28

Applicant: 株式会社东芝

Inventor： 木下敦宽 ,  渡边浩志 ,  荒井史隆

IPC: H01L27/12 ,  H01L21/84

CPC classification number: H01L27/1203 ,  H01L21/84 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11524

Abstract: 能够实现微细化·大容量化，同时还能够得到对短沟道效应有很强抵抗力的存储器。具有：形成在半导体衬底上的第1绝缘膜；夹着上述第1绝缘膜地形成在上述半导体衬底上的半导体层；将多个具有形成在上述半导体层上的栅绝缘膜、形成在上述栅绝缘膜上的浮栅、形成在上述浮栅上的第2绝缘膜、形成在上述第2绝缘膜上的控制栅的存储单元晶体管串联而构成的NAND列；形成在上述NAND列一端的具有杂质扩散层的源极区域；以及形成在上述NAND列另一端的具有金属电极的漏极区域。

公开(公告)号：CN101093805A

公开(公告)日：2007-12-26

申请号：CN200710112100.3

申请日：2007-06-22

Applicant: 株式会社东芝

Inventor： 山内尚 ,  木下敦宽 ,  土屋义规 ,  古贺淳二

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/823814 ,  H01L21/26513 ,  H01L21/28097 ,  H01L21/823835 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/66636

Abstract: 一种半导体器件，包括：其中形成有沟道区的第一导电类型的第一半导体区；在该沟道区上形成的栅绝缘膜；在沟道区两侧的SixGe1－x(0＜x＜1)层；在SixGe1－x层上形成的第二导电类型的具有从1021～1022原子/cm3范围的受控杂质浓度的一对第二半导体区；和在第二半导体区上形成的含镍的硅化物层。还公开了该半导体器件的制造方法。

公开(公告)号：CN101013704A

公开(公告)日：2007-08-08

申请号：CN200710007976.1

申请日：2007-02-01

Applicant: 株式会社东芝

Inventor： 木下敦宽 ,  白田理一郎 ,  渡边浩志 ,  室冈贤一 ,  古贺淳二

IPC: H01L27/115 ,  H01L23/522 ,  H01L21/8247 ,  H01L21/768

CPC classification number: H01L27/115 ,  H01L27/11556 ,  H01L27/11568

Abstract: 一种非易失性半导体存储器件，包括半导体衬底；以矩阵状形成于半导体衬底上的多个半导体柱；在多个半导体柱之间、沿列方向以条带状形成于半导体衬底上的、作为字线的多个第一传导区域；分别形成于多个半导体柱的顶上的多个第二传导区域；沿行方向与多个第二传导区域相连接的多个位线；分别形成在第一和第二传导区域之间的多个半导体柱上的、与第一和第二传导区域相接触的多个沟道区域；在通过半导体衬底上方的第一绝缘膜连续形成的、在多个半导体柱之间沿列方向对着多个沟道区域的、并用作控制栅的多个第三传导区域；以及分别通过位于多个沟道区域上部的第二绝缘膜、在高于多个第三传导区域的位置上形成的多个电荷积累区域。

公开(公告)号：CN1819200A

公开(公告)日：2006-08-16

申请号：CN200610006642.8

申请日：2006-01-27

Applicant: 株式会社东芝

Inventor： 木下敦宽 ,  土屋义规 ,  古贺淳二

IPC: H01L27/088 ,  H01L21/8234

CPC classification number: H01L21/28105 ,  H01L21/28097 ,  H01L21/32155 ,  H01L21/82385 ,  H01L29/66651 ,  H01L29/785

Abstract: 一种半导体器件，其包括半导体衬底；在该半导体衬底上形成的第一栅极绝缘膜；在该半导体器件上形成的第二栅极绝缘膜；在该第一栅极绝缘膜上形成并完全硅化的第一栅电极；和在第二栅电极上形成并完全硅化的第二栅电极，第二栅极绝缘膜的栅极长度和栅极宽度大于第一栅电极的长度和宽度，且第二栅极绝缘膜的厚度小于第二栅电极的厚度。