公开(公告)号：CN107046010A

公开(公告)日：2017-08-15

申请号：CN201610082487.1

申请日：2016-02-05

申请人： 万国半导体股份有限公司

发明人： 张晓天 ,  雪克·玛力卡勒强斯瓦密 ,  牛志强 ,  胡照群 ,  何约瑟

IPC分类号： H01L23/48 ,  H01L23/488 ,  H01L23/367 ,  H01L21/50

摘要： 本发明涉及到一种可实现电压切换的电源管理装置，尤其是涉及到低端MOSFET晶片和高端MOSFET晶片并集成控制IC的电压转换装置及其制备方法。一个第一晶片倒装在第一安装区域，第一晶片正面的金属衬垫与位于第一安装区域的焊盘对接；一个第二晶片倒装在第二安装区域，第二晶片正面的金属衬垫与位于第二安装区域的焊盘对接；一个导电结构连接在结合垫和第一晶片背面的金属层之间，一个塑封体覆盖在基板正面，将第一、第二晶片和导电结构包覆在内。

公开(公告)号：CN104377238B

公开(公告)日：2017-04-12

申请号：CN201410765884.X

申请日：2011-02-28

申请人： 万国半导体股份有限公司

发明人： 哈姆扎·依玛兹 ,  马督儿·博德 ,  李亦衡 ,  管灵鹏 ,  王晓彬 ,  陈军 ,  安荷·叭剌

IPC分类号： H01L29/739 ,  H01L29/06 ,  H01L21/336

摘要： 本发明提出了一种沉积在第一导电类型的半导体衬底上的半导体功率器件。该半导体衬底承载着一个第二导电类型的外延层，其中半导体功率器件就位于超级结结构上。该超级结结构包含从外延层中的顶面上打开的多个沟槽；其中每个沟槽的沟槽侧壁都用第一导电类型的第一外延层覆盖，以便中和第二导电类型的外延层的电荷。第二外延层可以生长在第一外延层上方。每个沟槽都在一个剩余的沟槽缝隙空间内，用非掺杂的电介质材料填充。每个沟槽侧壁都带有一个倾斜角，以构成会聚的U‑型沟槽。

公开(公告)号：CN104051461B

公开(公告)日：2017-04-12

申请号：CN201410065226.X

申请日：2014-02-26

申请人： 万国半导体股份有限公司

发明人： 李亦衡 ,  金钟五 ,  常虹

IPC分类号： H01L27/088 ,  H01L29/78 ,  H01L21/8234 ,  H01L21/28

CPC分类号： H01L27/088 ,  H01L23/53266 ,  H01L23/535 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/456 ,  H01L29/4916 ,  H01L29/66666 ,  H01L29/66719 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7813 ,  H01L29/7827 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明提供一种高密度沟槽栅极的MOSFET阵列及制备方法，包括分为MOSFET阵列区和栅极拾取区的半导体衬底；多个精确隔开的氮化物压盖的有源沟槽栅极堆栈，嵌入在外延区中。每个氮化物压盖的有源沟槽栅极堆栈包括一个多晶硅沟槽栅极的堆栈，多晶硅沟槽栅极带有栅极氧化物壳和氮化硅压盖，覆盖在多晶硅沟槽栅极上方，并水平定位至栅极氧化物壳。氮化物压盖的有源沟槽栅极堆栈与源极、本体、外延区一起在MOSFET阵列区中构成MOSFET器件。在MOSFET阵列区和栅极拾取区上方，一个带图案的电介质区在MOSFET阵列上，一个带图案的金属层在带图案的电介质区上方。带图案的金属层和MOSFET阵列、栅极拾取区一起，通过内部氮化物压盖的有源沟槽栅极堆栈间隔，构成自对准的源极和本体接头。

公开(公告)号：CN106558989A

公开(公告)日：2017-04-05

申请号：CN201610842066.4

申请日：2016-09-22

申请人： 万国半导体股份有限公司

发明人： 金英福

IPC分类号： H02M3/156

摘要： 本发明提出了一种系统和方法，可以将降压开关转换器的最大占空比扩展接近100％，同时保持稳定的开关频率。该系统包括由前沿消隐(LEB)信号驱动的电压模式或电流模式降压转换器，在所需的开关频率下运行。更确切地说，LEB信号连接到斜坡产生器和/或电流传感网络上。在每个开关循环中，LEB信号迫使斜坡信号和/或电流传感信号复位，从而获得稳定的开关频率。本发明还提出了如何扩展降压开关转换器的最大占空比，同时保持稳定频率的相应方法。

公开(公告)号：CN104347568B

公开(公告)日：2017-03-01

申请号：CN201310343088.2

申请日：2013-08-07

申请人： 万国半导体股份有限公司

发明人： 哈姆扎·耶尔马兹 ,  薛彦迅 ,  鲁军 ,  彼得·威尔逊 ,  霍炎 ,  牛志强 ,  鲁明朕

IPC分类号： H01L23/49 ,  H01L21/60

摘要： 本发明一般涉及一种功率器件，尤其是涉及薄型的具有良好散热效果的功率器件及其制备方法。包括芯片安装单元和第一、第二芯片及第一、第二互联结构，第一、第二芯片分别粘贴在芯片安装单元的第一、第二基座上，第一互联结构将第一芯片正面的主电极以及第二芯片背面的背部电极电性连接至第四引脚和第一、第二引脚两者之一上。第二互联结构将第一芯片正面的副电极电性连接至第一、第二引脚两者中没有与第一互联结构进行电性连接的一个上。

公开(公告)号：CN106298932A

公开(公告)日：2017-01-04

申请号：CN201610420569.2

申请日：2016-06-13

申请人： 万国半导体股份有限公司

发明人： 马督儿·博德 ,  管灵鹏 ,  卡西克·帕德马纳班 ,  哈姆扎·耶尔马兹

IPC分类号： H01L29/78 ,  H01L29/06

摘要： 本发明涉及一种MOSFET器件及端接结构，尤其涉及一种横向超级结MOSFET器件及端接结构，一种横向超级结MOSFET器件包括一个栅极结构、一个连接到横向超级结结构的第一立柱以及一个紧靠第一立柱的第二立柱。该横向超级结MOSFET器件包括第一立柱，当MOSFET接通时接收来自通道的电流，并将电流分配至横向超级结结构，用作漏极漂流区。位于第一立柱附近的第二立柱用于当MOSFET器件断开时，夹断第一立柱，防止MOSFET器件在漏极端承受的高电压接触栅极结构。在一些实施例中，横向超级结MOSFET器件还包括用于漏极、源极以及本体接触掺杂区梳的端接结构。

公开(公告)号：CN106298770A

公开(公告)日：2017-01-04

申请号：CN201610410889.X

申请日：2016-06-13

申请人： 万国半导体股份有限公司

发明人： 雪克·玛力卡勒强斯瓦密

IPC分类号： H01L27/02

CPC分类号： H01L28/20 ,  H01L23/5226 ,  H01L23/5256 ,  H01L23/53257 ,  H01L27/0288 ,  H01L29/0834 ,  H01L29/0839 ,  H01L29/7304 ,  H01L29/7436 ,  H01L2924/0002 ,  H01L2924/00 ,  H01L27/0248 ,  H01L27/0292 ,  H01L27/0296

摘要： 本发明涉及一种EOS保护，尤其涉及一种用于集成电路的EOS保护；在一些实施例中，半导体器件中的保险丝结构使用一个金属保险丝元件，连接到堆栈通孔熔断器上，堆栈通孔熔断器连接到薄膜电阻元件。在用于EOS保护的集成电路中可以引入保险丝结构。在其他实施例中，集成EOS/ESD保护电路包括一个限流电阻器，与ESD保护电路集成在一起。在一些实施例中，限流电阻器形成在N-阱中，构成ESD保护电路的集电极。

公开(公告)号：CN103579301B

公开(公告)日：2016-12-07

申请号：CN201310319450.2

申请日：2013-07-26

申请人： 万国半导体股份有限公司

发明人： 管灵鹏 ,  安荷·叭剌

IPC分类号： H01L29/06 ,  H01L21/336

CPC分类号： H01L29/66666 ,  H01L29/0623 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/7811 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明提出了一种用于高压半导体器件的拐角布局及其制备方法，使半导体器件的击穿电压达到最大。该器件包括条纹晶胞阵列的第一和第二子集。第一阵列中每个条纹晶胞的末端都与最近的端接器件结构保持一段统一的距离。在第二子集中，配置有源晶胞区的拐角附近条纹晶胞末端，通过将每个条纹晶胞末端都与最近的端接器件结构保持不一样的距离，使击穿电压达到最大。

公开(公告)号：CN103367445B

公开(公告)日：2016-09-21

申请号：CN201310089226.9

申请日：2013-03-20

申请人： 万国半导体股份有限公司

发明人： 秀明土子

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/7816 ,  H01L29/0847 ,  H01L29/0878 ,  H01L29/42368 ,  H01L29/7835

摘要： 本发明涉及一种横向双‑扩散金属‑氧化物‑半导体晶体管器件，包括一个增益注入区，形成在本体和漂流漏极区之间的P‑N结附近的那部分积累区中。增益注入区包括导电类型与漂流漏极区相同的附加掺杂物。在增益注入区和P‑N结之间有一个缝隙。

公开(公告)号：CN103681377B

公开(公告)日：2016-09-14

申请号：CN201310173045.4

申请日：2013-05-10

申请人： 万国半导体股份有限公司

发明人： 哈姆扎·耶尔马兹 ,  薛彦迅 ,  鲁军 ,  鲁明朕 ,  霍炎 ,  陆爱华

IPC分类号： H01L21/56 ,  H01L21/60 ,  H01L23/31

摘要： 本发明涉及一种功率半导体器件的制备方法，更确切的说，本发明旨在提供一种带有底部金属基座的半导体器件及其制备方法。提供包含多个金属基座的引线框架，在每个金属基座的正面粘贴一个正面覆盖有顶部塑封层和背面覆盖有背部金属层的晶片，将各金属基座、连接部、带有顶部塑封层与背部金属层的晶片予以包覆的塑封体，对塑封体和连接部实施切割，以将塑封体、各金属基座及各带有顶部塑封层与背部金属层的晶片分离成多个单独的半导体器件。