-
公开(公告)号：CN100481459C
公开(公告)日：2009-04-22
申请号：CN200510077923.8
申请日：2005-06-15
申请人： 西利康存储技术股份有限公司
IPC分类号： H01L27/105 , H01L27/115 , G11C16/04 , G11C17/00 , H01L21/8246 , H01L21/8247
CPC分类号： G11C16/0483 , H01L27/115 , H01L27/11519 , H01L27/11568
摘要： 一种NAND快闪存储单元阵列，其具有在位线扩散区和共源扩散区之间成行设置的堆叠成对的控制栅和电荷存储栅，选择栅位于每对堆叠的栅的两侧。每个堆叠对中的栅相互自对准，并且所述电荷存储栅是氮化物或氮化物和氧化物的组合。通过从所述硅衬底到电荷存储栅的热电子注入以在电荷存储栅中建立负电荷来完成编程。通过从电荷存储栅到硅衬底的沟道隧穿或者从硅衬底到电荷存储栅的热空穴注入完成擦除。所述阵列被偏置使得所有存储单元可以被同时擦除，而编程是可位选的。
-
公开(公告)号：CN101335277A
公开(公告)日：2008-12-31
申请号：CN200810129553.1
申请日：2008-06-30
申请人： 恩益禧电子股份有限公司
发明人： 三谷仁
IPC分类号： H01L27/144 , H01L23/522 , G11C17/00
CPC分类号： H01L27/11206 , H01L23/552 , H01L27/10 , H01L27/105 , H01L27/1214 , H01L2924/0002 , H01L2924/00
摘要： 一种半导体集成电路装置包括：具有在其上形成PROM(22)的衬底(10)，其中，通过光的照射改变PROM(22)的数据存储状态，以及在与形成PROM(22)的衬底(10)的同一侧上形成的多层布线结构(70)。多层布线结构(70)包括透明区域(80)、屏蔽区域(30)以及PAD部件(60)。透明区域(80)在与形成PROM(22)的PROM区域(20)相对的位置上由透明材料形成，并且作为从多层布线结构(70)至PROM(22)的导光路径。屏蔽区域(30)由设置在透明区域(80)外围的数层中的屏蔽材料连续地形成。PAD部件(60)在与透明区域(80)相关的屏蔽区域(30)的外部形成，并且控制PROM(22)的存储状态。
-
公开(公告)号：CN101315906A
公开(公告)日：2008-12-03
申请号：CN200710106056.5
申请日：2007-05-31
申请人： 和舰科技(苏州)有限公司
IPC分类号： H01L21/8246 , H01L27/112 , G11C17/00 , G11C17/16 , G11C11/56
摘要： 本发明提出了一种一次可编程存储器及其制造方法，上述制造方法至少包括以下步骤：步骤1，提供衬底，在上述衬底上形成隔离有源区的场区和阱，在有源区上方形成栅介质层，在栅介质层上形成多晶硅，从而形成多晶硅栅极，采用离子植入工艺植入形成MOS晶体管源极/漏极所需要的至少一种杂质，而后在多晶硅栅极侧面形成至少一个多晶硅侧壁电介质；步骤2，暴露出MOS电容区域，在MOS电容区域再采用离子植入工艺植入与所在的阱反型的杂质，上述杂质与阱形成PN结并覆盖上述至少一种杂质。本发明与现有技术相比，可以解决现有技术中的误存储误读出以及晶体管栅介质易击穿的缺点，还可以缩小OTP存储器的面积。
-
公开(公告)号：CN1713385A
公开(公告)日：2005-12-28
申请号：CN200510077923.8
申请日：2005-06-15
申请人： 西利康存储技术股份有限公司
IPC分类号： H01L27/105 , H01L27/115 , G11C16/04 , G11C17/00 , H01L21/8246 , H01L21/8247
CPC分类号： G11C16/0483 , H01L27/115 , H01L27/11519 , H01L27/11568
摘要： 一种NAND快闪存储单元阵列，其具有在位线扩散区和共源扩散区之间成行设置的堆叠成对的控制栅和电荷存储栅，选择栅位于每对堆叠的栅的两侧。每个堆叠对中的栅相互自对准，并且所述电荷存储栅是氮化物或氮化物和氧化物的组合。通过从所述硅衬底到电荷存储栅的热电子注入以在电荷存储栅中建立负电荷来完成编程。通过从电荷存储栅到硅衬底的沟道隧穿或者从硅衬底到电荷存储栅的热空穴注入完成擦除。所述阵列被偏置使得所有存储单元可以被同时擦除，而编程是可位选的。
-
公开(公告)号：CN1702766A
公开(公告)日：2005-11-30
申请号：CN200510084501.3
申请日：2005-07-15
申请人： 钰创科技股份有限公司
摘要： 一种保险丝控制电路的低功率设计结构，主要是以一阻断单元插接于一保险丝控制逻辑电路的控制单元以及保险丝单元之间，该阻断单元具有一可于供电程序当中阻断直流电流通的切换装置，因而得以避免电源供给电压的遽降，并导致不正确的地址、功能和计时选项，藉由该阻断单元的设置，得以排除于保险丝单元未完全烧断时的不确定的逻辑状态，因此于电路的输出上可确保正确的电压水平。
-
公开(公告)号：CN1200428C
公开(公告)日：2005-05-04
申请号：CN98800861.0
申请日：1998-04-22
申请人： 爱特梅尔股份有限公司
发明人： 杰迪什·帕塔克
CPC分类号： G11C16/24
摘要： 本发明涉及一种用于非易失性存储器(10)的位线箝位方案。位线(35)电压保持在想要的电压电平，从而避免读干扰效果，同时与电源变化无关，并且实际上不消耗功率。本发明制造应用的存储装置，它不仅是为较高电压(5伏特)工作而设计的，也是为较低电压(3.3和2.5伏特)工作而设计的。
-
公开(公告)号：CN1596507A
公开(公告)日：2005-03-16
申请号：CN02823764.1
申请日：2002-11-29
申请人： 夏普株式会社
发明人： 松江一机
CPC分类号： H03K3/011 , G11C5/145 , G11C16/0416 , H03K3/0315
摘要： 在构成振荡电路的环形振荡器中，用电阻电路作为连接在各倒相器上的延迟电路。即，在多个倒相器的串联连接中，将电阻分别串联地插入各倒相器之间。由此，能提供一种随着升压电路的输出电压增高而维持振荡频率降低的特性，同时还对电源电压、温度、制造离散性的任何一种依赖很少的振荡电路。
-
公开(公告)号：CN1119814C
公开(公告)日：2003-08-27
申请号：CN98103458.6
申请日：1998-07-30
申请人： 日本电气株式会社
发明人： 铃木宏一
IPC分类号： G11C17/00
CPC分类号： G11C7/1045 , G11C7/06 , G11C17/12
摘要： 提供一种半导体存储器件，在正常访问方式下能抑制读出放大器的峰值电流，并能实现高速访问，其包括两种读出放大器以及控制激活启动和完成时间的读出放大器控制电路。根据访问方式，读出放大器的激活启动和完成时间由读出放大器控制电路使其漂移，可以将ATD产生的一次脉冲信号修改为可选的脉冲宽度，改变在正常访问方式中得到数据的传输路径，通过页面解码器、读出放大器选择电路和锁存选择器选择的路径传输页面访问方式中得到的数据。
-
公开(公告)号：CN1118829C
公开(公告)日：2003-08-20
申请号：CN99105776.7
申请日：1999-04-14
申请人： 日本电气株式会社
发明人： 日比野健次
IPC分类号： G11C17/00
CPC分类号： G11C11/5692 , G11C11/5642 , G11C2211/5634
摘要： 一种半导体多值只读存储器件，将多值数据存储在一个存储单元阵列(21a)中，而将多值参考数据存储在一个参考单元阵列(22a/22b/22c)中，为了读出该多值数据及对应的多值参考数据，在不同定时(t11/t12/t13)逐级地将字线(WL)及参考字线(Wla/WLb/WLc)变为多种不同的有效电平(VG1/VG2/VG3)，以通过对每个多值数据与多值参考数据进行比较来确定其值，从而使其不会受到偏移阈值及无意中被偏移的有效电平的影响。
-
公开(公告)号：CN1338106A
公开(公告)日：2002-02-27
申请号：CN00803047.2
申请日：2000-10-04
申请人： 精工爱普生株式会社
发明人： 高木哲男
CPC分类号： B41J2/17553 , B41J2/17523 , B41J2/17546 , G11C7/22
摘要： 在半导体集成电路,根据对在n行m列配设存储元(n、m是自然数)的各比特写入指令的输入,对与矩阵各行对应的信号线进行充电,并对一行部分的全比特写入终止后,对下一信号线进行充电,而且与充电的信号线对应的1行部分的比特,分别顺序地写入。短时间地并且可靠地对信号线进行放电。通过设置延迟电路确保在寄生电路上充电的电荷的放电时间。放电终止后地址应当变化,因此不致于误写入。
-
-
-
-
-
-
-
-
-
搜索结果
176 条记录 (耗时 0.017 秒)
