-
公开(公告)号：CN100440381C
公开(公告)日：2008-12-03
申请号：CN03142980.7
申请日：2003-06-13
申请人： 钰创科技股份有限公司
摘要： 本发明在于提供一种使用一低速测试器以进行高速记忆体测试的测试方法，用来在使用一低速测试器以进行DRAM组件测试时，提供一种可调式自动计时结构以恢复写入。自动计时控制的CSL与WL脉冲是在不同的运作条件下以此方式仿效DRAM的运作。本发明的可调式自动计时结构可依DRAM单元现场的需要用来遮蔽恢复写入(twr)，而一低速测试器可用来发挥遮蔽的功能。
-
公开(公告)号：CN100392838C
公开(公告)日：2008-06-04
申请号：CN03153020.6
申请日：2003-07-30
申请人： 钰创科技股份有限公司
摘要： 一种具烧录功能的存储器元件包括一阵列的存储器单元和一烧录测试区块，其中该烧录测试区块又包含一存储器位址产生器、一数据图案发生器、及一指令图案发生器，而此烧录测试区块可将数据写入至该存储器单元中、可启动阵列中的字线至ON的状态、并可将此阵列保持在一静态模式中。本发明并揭露藉此元件来进行晶圆等级烧录的方法。
-
公开(公告)号：CN1702766A
公开(公告)日：2005-11-30
申请号：CN200510084501.3
申请日：2005-07-15
申请人： 钰创科技股份有限公司
摘要： 一种保险丝控制电路的低功率设计结构，主要是以一阻断单元插接于一保险丝控制逻辑电路的控制单元以及保险丝单元之间，该阻断单元具有一可于供电程序当中阻断直流电流通的切换装置，因而得以避免电源供给电压的遽降，并导致不正确的地址、功能和计时选项，藉由该阻断单元的设置，得以排除于保险丝单元未完全烧断时的不确定的逻辑状态，因此于电路的输出上可确保正确的电压水平。
-
公开(公告)号：CN1567215A
公开(公告)日：2005-01-19
申请号：CN03142973.4
申请日：2003-06-13
申请人： 钰创科技股份有限公司
摘要： 一种静态随机存取记忆体(SRAM)储存格功率结构。该结构可以减低由故障记忆体陈列储存格所引起的功率，进而降低整个芯片的功率。藉由NMOS电晶体控制低参考电压(VSS)到六电晶体记忆体储存格的电路。一VSS致能信号(VSSEN)电路解码检验哪一区有故障。藉此，在正常区间，VSSEN信号可以藉经由关掉NMOS电晶体来切断VSS电路，以除能一故障储存格或一区储存格。或者在备份区间，VSSEN信号可以藉由打开NMOS电晶体来使VSS路径通路，以致能一备份储存格或一区储存格。
-
公开(公告)号：CN111583974B
公开(公告)日：2022-09-13
申请号：CN201911258424.7
申请日：2019-12-10
申请人： 钰创科技股份有限公司 , 发明创新暨合作实验室有限公司
摘要： 本发明公开了一种动态随机存取存储器。所述动态随机存取存储器包含一动态随机存取存储器单元和一字线。所述动态随机存取存储器单元包含一存取晶体管和一储存电容，及所述字线耦接于所述存取晶体管的栅极。在所述字线被选择以开启所述存取晶体管以及不被选择以关闭所述存取晶体管之间，一第一电压或一第二电压被储存在所述动态随机存取存储器单元。所述第一电压高于应用在所述动态随机存取存储器中一高电平信号的电压，以及所述第二电压低于应用在所述动态随机存取存储器中一低电平信号的电压。因此，在所述存取晶体管关闭后，即使漏电流通过所述存取晶体管，但所述储存电容内的电荷可比现有的动态随机存取存储器的架构维持更长的一段时间。
-
公开(公告)号：CN104795385B
公开(公告)日：2017-09-08
申请号：CN201510027611.X
申请日：2015-01-20
申请人： 钰创科技股份有限公司
CPC分类号： H01L24/49 , H01L23/31 , H01L24/09 , H01L25/0655 , H01L25/18 , H01L25/50 , H01L2224/05554 , H01L2224/48137 , H01L2224/49 , H01L2224/4912 , H01L2924/00014 , H01L2924/1434 , H01L2224/45099 , H01L2224/05599
摘要： 本发明公开了一种系统级包装模块和系统级包装模块的制造方法。所述系统级包装模块包含非存储芯片、捆绑式存储器及密封包装材料。所述非存储芯片具有多个衬垫。所述捆绑式存储器包含第一存储芯片和第二存储芯片。所述第一存储芯片和所述第二存储芯片并排形成在基板之上，所述第一存储芯片包含第一组衬垫和所述第二存储芯片包含第二组衬垫。所述密封包装材料包装所述非存储芯片和所述捆绑式存储器。所述非存储芯片通过所述多个衬垫、所述第一组衬垫和所述第二组衬垫电耦接所述捆绑式存储器。所述第一组衬垫通过旋转一预定角度或镜像映射对应所述第二组衬垫。因此，所述系统级包装模块具有较佳的功耗和操作效能。
-
公开(公告)号：CN104795385A
公开(公告)日：2015-07-22
申请号：CN201510027611.X
申请日：2015-01-20
申请人： 钰创科技股份有限公司
CPC分类号： H01L24/49 , H01L23/31 , H01L24/09 , H01L25/0655 , H01L25/18 , H01L25/50 , H01L2224/05554 , H01L2224/48137 , H01L2224/49 , H01L2224/4912 , H01L2924/00014 , H01L2924/1434 , H01L2224/45099 , H01L2224/05599
摘要： 本发明公开了一种系统级包装模块和系统级包装模块的制造方法。所述系统级包装模块包含非存储芯片、捆绑式存储器及密封包装材料。所述非存储芯片具有多个衬垫。所述捆绑式存储器包含第一存储芯片和第二存储芯片。所述第一存储芯片和所述第二存储芯片并排形成在基板之上，所述第一存储芯片包含第一组衬垫和所述第二存储芯片包含第二组衬垫。所述密封包装材料包装所述非存储芯片和所述捆绑式存储器。所述非存储芯片通过所述多个衬垫、所述第一组衬垫和所述第二组衬垫电耦接所述捆绑式存储器。所述第一组衬垫通过旋转一预定角度或镜像映射对应所述第二组衬垫。因此，所述系统级包装模块具有较佳的功耗和操作效能。
-
公开(公告)号：CN103280445A
公开(公告)日：2013-09-04
申请号：CN201310065358.8
申请日：2013-03-01
申请人： 钰创科技股份有限公司
IPC分类号： H01L27/10 , H01L21/822
CPC分类号： H01L25/0655 , H01L21/768 , H01L21/78 , H01L22/32 , H01L23/5381 , H01L23/544 , H01L24/03 , H01L27/10897 , H01L2924/0002 , H01L2924/00
摘要： 本发明提供一种包裹式存储器包含一基板、一第一存储器晶粒、一第二存储器晶粒、一切割线和一电性连接部分。该第一存储器晶粒有一第一输入输出总线，其中该第一存储器晶粒形成于该基板之上；该第二存储器晶粒有一第二输入输出总线，其中该第二存储器晶粒形成于该基板之上；该切割线形成于该第一存储器晶粒和第二存储器晶粒之间；该电性连接部分形成于该切割线之上，用以电性连接该第一及第二输入输出总线，其中该电性连接部分电性连接至一外部输入输出总线，且该外部输入输出总线的宽度是大于或等于该第一及第二输入输出总线的宽度。
-
公开(公告)号：CN1794357A
公开(公告)日：2006-06-28
申请号：CN200510115967.5
申请日：2005-11-11
申请人： 钰创科技股份有限公司
IPC分类号： G11C29/50
CPC分类号： G11C29/02 , G11C29/025 , G11C29/56012 , G11C2029/5006
摘要： 本发明所公开的测试方法源自一测试器的信号将存储器芯片或存储模块设定至一特定测试模式。此特定测试模式利用比特线感测放大器检测连接至比特线的漏电流缺陷。由一测试器发出一第一测试指令激活一字线。于一特定测试模式开启存储器比特线感测放大器的期间，测试器发出一自第一测试指令延迟的第二测试指令。延迟的第二测试指令允许比特线与字线交叉处的缺陷所导致的漏电流充电比特线的电容，并且被感测放大器所检测。
-
公开(公告)号：CN115206385A
公开(公告)日：2022-10-18
申请号：CN202210390508.1
申请日：2022-04-14
申请人： 钰创科技股份有限公司 , 发明创新暨合作实验室有限公司
摘要： 本发明公开了一种动态随机存取存储器。所述动态随机存取存储器包含第一维持电压源、动态随机存取存储器单元、传感放大器、电压均衡电路和清除电路。所述第一维持电压源产生第一电压。所述动态随机存取存储器单元包含存取晶体管和储存电容。所述传感放大器耦接于位线和互补位线。所述电压均衡电路在电压均衡期间将所述位线和所述互补位线连接预设参考电压。所述第一维持电压源是在所述存取晶体管关闭期间电耦接于所述位线，及所述清除电路是在所述电压均衡期间被启动以减少所述位线上的电压与目标参考电压间的差异。因此，本发明可在所述电压均衡期间实现所述正确的位线均衡电压以及伴随所述下一启动指令的正确的发展电压。
-
-
-
-
-
-
-
-
-
搜索结果
28 条记录 (耗时 0.033 秒)
