公开(公告)号：CN110707039A

公开(公告)日：2020-01-17

申请号：CN201910595338.9

申请日：2019-07-03

Applicant: 三星电子株式会社

Inventor： 沈善一

IPC: H01L21/768 ,  H01L23/538 ,  H01L27/11556 ,  H01L27/11582

Abstract: 公开了半导体装置和制造所述半导体装置的方法。所述方法包括以下步骤：在基底上形成包括交替地堆叠的多个牺牲图案和多个介电图案的成型结构；对成型结构进行图案化以形成在第一方向上延伸的多个初始堆叠结构；在初始堆叠结构上形成在与第一方向相交的方向上延伸并跨过初始堆叠结构延伸的支撑图案；以及用导电图案代替牺牲图案，以从初始堆叠结构形成多个堆叠结构。支撑图案保留在堆叠结构上。

公开(公告)号：CN104008778B

公开(公告)日：2019-11-15

申请号：CN201410069203.6

申请日：2014-02-27

Applicant: 三星电子株式会社

Inventor： 李吉成 ,  张在薰 ,  金基玄 ,  沈善一

IPC: G11C16/14

Abstract: 提供一种非易失性存储器的操作方法，所述操作方法包括：将每个单元串中邻近基底的至少一个第一存储单元的阈值电压调整为高于擦除状态的阈值电压分布；以及读取每个单元串中位于所述至少一个第一存储单元上方的第二存储单元，其中，每个单元串中的所述至少一个第一存储单元是伪存储单元。

公开(公告)号：CN109427804A

公开(公告)日：2019-03-05

申请号：CN201810951270.9

申请日：2018-08-20

Applicant: 三星电子株式会社

Inventor： 沈善一 ,  姜信焕 ,  孙荣晥

IPC: H01L27/11529 ,  H01L27/11551 ,  H01L27/11573 ,  H01L27/11578

CPC classification number: H01L21/76264 ,  H01L21/761 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11529 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582 ,  H01L27/2454 ,  H01L27/2481 ,  H01L27/11551 ,  H01L27/11578

Abstract: 公开了一种三维半导体器件，包括：水平半导体层，包括具有第一导电性的多个阱区和具有第二导电性的分离杂质区；以及多个单元阵列结构，分别设置在水平半导体层的阱区上。分离杂质区位于阱区之间并与阱区接触。每个单元阵列结构包括堆叠结构和多个竖直结构，所述堆叠结构包括相对于水平半导体层的顶表面的竖直方向上的多个堆叠电极，所述多个竖直结构穿透堆叠结构并连接到相应的阱区。

公开(公告)号：CN108231779A

公开(公告)日：2018-06-29

申请号：CN201711293317.9

申请日：2017-12-08

Applicant: 三星电子株式会社

Inventor： 沈善一 ,  崔升旭

IPC: H01L27/115

CPC classification number: H01L27/11582 ,  H01L23/5226 ,  H01L27/11575 ,  H01L27/115

Abstract: 一种半导体器件包括在半导体衬底上的多个单元栅电极。单元栅电极的端部包括在平行于半导体衬底的表面的方向上延伸的台阶状的垫区域。垂直结构在半导体衬底上并穿过所述多个单元栅电极。垂直结构分别包括沟道层。上外围晶体管设置在半导体衬底上。上外围晶体管包括在比所述多个单元栅电极的水平更高的水平处的上外围栅电极、穿过上外围栅电极并电连接到垫区域的主体图案、以及在上外围栅电极与主体图案之间的栅极电介质层。

公开(公告)号：CN107068182A

公开(公告)日：2017-08-18

申请号：CN201611218247.6

申请日：2011-11-16

Applicant: 三星电子株式会社

Inventor： 沈善一 ,  张在薰 ,  崔正达 ,  李云京 ,  金基玄

IPC: G11C16/06 ,  G11C16/16

Abstract: 本发明提供了一种非易失性存储装置、擦除方法及包括该非易失性存储装置的存储系统。所述非易失性存储装置包括衬底和设置在所述衬底上的多个单元串，所述多个单元串中的每个单元串包括在垂直于所述衬底的方向上堆叠的多个单元晶体管，所述擦除方法包括步骤：将接地电压施加到与所述多个单元串的多个接地选择晶体管相连接的接地选择线；将接地电压施加到与所述多个单元串的多个串选择晶体管相连接的多个串选择线；将字线擦除电压施加到与所述多个单元串的多个存储单元相连接的多个字线；将擦除电压施加到所述衬底；响应所述擦除电压的施加来控制所述接地选择线的电压；和响应所述擦除电压的施加来控制所述多个串选择线的电压。

公开(公告)号：CN106169304A

公开(公告)日：2016-11-30

申请号：CN201610603127.1

申请日：2011-02-17

Applicant: 三星电子株式会社

Inventor： 韩真晚 ,  沈善一 ,  金汉洙 ,  张在薰 ,  孙炳根

IPC: G11C16/02 ,  G11C16/06 ,  G11C16/16

Abstract: 提供一种擦除非易失性存储器件的至少一个被选子块的方法，该方法包括：允许至少一个串选择线中的每一个浮置，所述非易失性存储器件包括所述至少一个串选择线，所述非易失性存储器件包括存储单元阵列，该存储单元阵列包括衬底和多个存储块，所述多个存储块中的每一个包括沿着与所述衬底垂直的方向堆叠的多个存储单元，所述多个存储单元中的每一个连接至至少一个字线，所述多个存储块中的每一个还包括连接至所述至少一个串选择线的至少一个串选择晶体管、连接至至少一个地选择线的至少一个地选择晶体管、以及连接至至少一个伪字线并将所述存储单元分隔成多个子块的至少一个分隔物；将第一电压施加到所述至少一个被选子块的至少一个字线。

公开(公告)号：CN103545276A

公开(公告)日：2014-01-29

申请号：CN201310289922.4

申请日：2013-07-11

Applicant: 三星电子株式会社

Inventor： 沈善一 ,  赵源锡 ,  李云京

IPC: H01L23/48 ,  H01L21/768

CPC classification number: H01L27/11582 ,  H01L23/5384 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/2409 ,  H01L27/2481 ,  H01L27/249 ,  H01L29/7827 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1226 ,  H01L45/144 ,  H01L45/146 ,  H01L45/147 ,  H01L45/148 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种半导体装置及其制造方法，所述半导体装置包括交替并竖直地堆叠在基板上的多个第一绝缘层和多个第二层。所述多个第二层中的每个第二层包括通过第二绝缘层水平分离的水平电极。接触塞贯穿所述多个第一绝缘层和所述多个第二层中的第二绝缘层。