公开(公告)号：CN104981896A

公开(公告)日：2015-10-14

申请号：CN201380072766.4

申请日：2013-02-12

申请人： 丰田自动车株式会社

发明人： 平林康弘 ,  大西徹 ,  西胁克彦 ,  斋藤顺

IPC分类号： H01L21/336 ,  H01L29/739 ,  H01L29/78

CPC分类号： H01L29/7397 ,  H01L21/26513 ,  H01L21/304 ,  H01L21/30604 ,  H01L21/30625 ,  H01L29/0619 ,  H01L29/0649 ,  H01L29/0821 ,  H01L29/0834 ,  H01L29/41708 ,  H01L29/66348

摘要： 本发明使用依次层压有表面侧半导体层、绝缘层和背面侧半导体层的SOI基板，批量生产对半导体层的厚度进行了管理的纵型的半导体装置。对SOI基板的表面实施从表面实施的处理，并从SOI基板的背面进行蚀刻而去除背面侧半导体层和绝缘层以使表面侧半导体层的背面露出，并对露出的表面侧半导体层的背面实施从背面实施的处理。能够准确地管理SOI基板的表面侧半导体层的厚度，并批量生产具有与表面侧半导体层相同的厚度的半导体层的半导体装置。在不为形成有作为半导体装置而发挥作用的半导体结构的有源区域的区域中，无需去除背面侧半导体层和绝缘层。还能够批量生产在有源区域中去除了绝缘层和背面侧半导体层，而在外围耐压区域中保留了绝缘层和背面侧半导体层的纵型的半导体装置。能够成品率较高地批量生产高性能的半导体装置。

公开(公告)号：CN103890955A

公开(公告)日：2014-06-25

申请号：CN201280035577.5

申请日：2012-07-27

申请人： 丰田自动车株式会社

发明人： 山下侑佑 ,  町田悟 ,  杉山隆英 ,  斋藤顺

IPC分类号： H01L29/872 ,  H01L29/739 ,  H01L29/78 ,  H01L29/06 ,  H01L29/40 ,  H01L29/08

摘要： 本发明公开了一种能够在二极管导通时降低损耗的技术。在本说明书中公开的二极管包括阴极电极、由第一导电型半导体制成的阴极区域、由低浓度的第一导电型半导体制成的漂移区、由第二导电型半导体制成的阳极区域、由金属制成的阳极电极、形成于漂移区和阳极区域之间且由浓度比漂移区的浓度更高的第一导电型半导体制成的势垒区域以及形成为将势垒区域连接至阳极电极且由浓度比势垒区域的浓度更高的第一导电型半导体制成的柱区域。柱区域和阳极通过肖特基结相连接。

公开(公告)号：CN111180516B

公开(公告)日：2023-10-20

申请号：CN201911081130.1

申请日：2019-11-07

申请人： 株式会社电装

发明人： 斋藤顺 ,  山下侑佑 ,  浦上泰

IPC分类号： H01L29/78 ,  H01L29/739 ,  H01L29/423

摘要： 半导体装置具备：半导体基板；覆盖半导体基板的上表面的一部分的绝缘膜；隔着绝缘膜而与半导体基板的上表面对向的栅电极。在半导体基板，通过体层而向上表面延伸的漂移层隔着绝缘膜而与栅电极对向。绝缘膜从半导体基板的上表面通过栅电极与上表面电极之间延伸至栅电极的上表面，在栅电极的上表面划定开口。在通过与栅电极对向的漂移层的对向面并与该对向面垂直的直线的集合即第一区域内，在栅电极的上表面不存在绝缘膜。

公开(公告)号：CN114556588A

公开(公告)日：2022-05-27

申请号：CN201980101194.5

申请日：2019-10-11

申请人： 株式会社电装

发明人： 斋藤顺 ,  片冈惠太 ,  山下侑佑 ,  渡边行彦 ,  朽木克博 ,  浦上泰

IPC分类号： H01L29/78 ,  H01L29/12

摘要： 一种开关元件，具有沟槽型的多个栅极电极。半导体基板具有：n型的漂移区域，在各所述沟槽的底面以及侧面与栅极绝缘膜相接；p型的体区域，在所述漂移区域的上侧与所述栅极绝缘膜相接；p型的多个底部区域，配置于所述沟槽的正下方并且是从所述栅极绝缘膜离开的位置；以及p型的连接区域，将各所述底部区域与所述体区域连接。使相邻的所述底部区域之间的间隔耗尽化所需的耗尽层伸展距离的一半比使体区域与沟槽的下端之间的间隔耗尽化所需的耗尽层伸展距离以及使底部区域与沟槽的下端之间的间隔耗尽化所需的耗尽层伸展距离长。

公开(公告)号：CN114762128A

公开(公告)日：2022-07-15

申请号：CN201980102398.0

申请日：2019-11-22

申请人： 株式会社电装

发明人： 斋藤顺 ,  阴泳信 ,  片冈惠太 ,  山下侑佑 ,  渡边行彦 ,  朽木克博

IPC分类号： H01L29/78 ,  H01L29/12

摘要： 开关元件具备设置有沟槽的半导体基板、栅极绝缘膜以及栅极电极。半导体基板具有源极区、体区、漂移区、第一电场缓和区以及连接区。漂移区在体区的下侧的沟槽的侧面及沟槽的底面与栅极绝缘膜相接。第一电场缓和区被配置于漂移区的内部，与沟槽的底面隔开间隔地被配置于沟槽的下部，沿着沟槽的底面延伸。连接区以到达第一电场缓和区的方式从体区向下侧突出，在从上方俯视时，在与沟槽交叉的方向上较长地延伸。在将连接区的介电常数设为ε(F/cm)、将连接区的临界电场强度设为Ec(V/cm)、将元电荷设为e(C)、将从上方俯视位于沟槽的下部的连接区时的p型杂质的面密度设为Q(cm‑2)时，满足Q>ε·Ec/e。

公开(公告)号：CN111463277A

公开(公告)日：2020-07-28

申请号：CN202010050572.6

申请日：2020-01-17

申请人： 株式会社电装

发明人： 登尾正人 ,  斋藤顺 ,  渡边行彦

IPC分类号： H01L29/78 ,  H01L29/423

摘要： 一种半导体器件包括倒置型半导体元件，该倒置型半导体元件包括：半导体衬底(1)；形成于半导体衬底上的第一导电类型层(2)；形成于第一导电类型层上并包括线性形状部分的电场阻挡层(4)；形成于第一导电类型层上并具有线性形状部分的JFET(3)部分；形成于电场阻挡层和JFET部分上的电流分散层(5)；形成于电场阻挡层和JFET部分上的深层(7)；形成于电流分散层和深层上的基区(6)；形成于基区上的源区(8)；包括栅极沟槽(11)、栅极绝缘膜(12)和栅电极(13)并布置成条形形状的沟槽栅极结构；层间绝缘(14)；源电极(15)；以及形成于半导体衬底的背表面侧上的漏电极(16)。

公开(公告)号：CN113614883A

公开(公告)日：2021-11-05

申请号：CN202080023863.4

申请日：2020-03-26

申请人： 株式会社电装

发明人： 浦上泰 ,  斋藤顺 ,  山下侑佑

IPC分类号： H01L21/28 ,  H01L29/06 ,  H01L29/417 ,  H01L29/78 ,  H01L29/12 ,  H01L21/336

摘要： 设单元部(1)中的在漂移层(12)与基体区域(13)的层叠方向上与保护膜(60)重叠的区域为第1单元部(1a)，设与第1单元部(1a)不同的区域为第2单元部(1b)，在第1单元部(1a)及第2单元部(1b)形成有栅极构造。并且，第1电极(20)中，设位于第1单元部(1a)的部位为第1部位(20a)，设位于第2单元部(1b)的部位为第2部位(20b)，设从半导体基板(10)的一面(100a)到第1电极(20)中的与一面(100a)相反侧的表面之间的长度为膜厚，第1部位(20a)具有膜厚比第2部位(20b)厚的部分。

公开(公告)号：CN111463277B

公开(公告)日：2023-12-19

申请号：CN202010050572.6

申请日：2020-01-17

申请人： 株式会社电装

发明人： 登尾正人 ,  斋藤顺 ,  渡边行彦

IPC分类号： H01L29/78 ,  H01L29/423

摘要： 一种半导体器件包括倒置型半导体元件，该倒置型半导体元件包括：半导体衬底(1)；形成于半导体衬底上的第一导电类型层(2)；形成于第一导电类型层上并包括线性形状部分的电场阻挡层(4)；形成于第一导电类型层上并具有线性形状部分的JFET(3)部分；形成于电场阻挡层和JFET部分上的电流分散层(5)；形成于电场阻挡层和JFET部分上的深层(7)；形成于电流分散层和深层上的基区(6)；形成于基区上的源区(8)；包括栅极沟槽(11)、栅极绝缘膜(12)和栅电极缘(14)；源电极(15)；以及形成于半导体衬底的背表面侧上的漏电极(16)。(13)并布置成条形形状的沟槽栅极结构；层间绝

公开(公告)号：CN113614883B

公开(公告)日：2023-08-04

申请号：CN202080023863.4

申请日：2020-03-26

申请人： 株式会社电装

发明人： 浦上泰 ,  斋藤顺 ,  山下侑佑

IPC分类号： H01L21/28 ,  H01L29/06 ,  H01L29/417 ,  H01L29/78 ,  H01L29/12 ,  H01L21/336

摘要： 设单元部(1)中的在漂移层(12)与基体区域(13)的层叠方向上与保护膜(60)重叠的区域为第1单元部(1a)，设与第1单元部(1a)不同的区域为第2单元部(1b)，在第1单元部(1a)及第2单元部(1b)形成有栅极构造。并且，第1电极(20)中，设位于第1单元部(1a)的部位为第1部位(20a)，设位于第2单元部(1b)的部位为第2部位(20b)，设从半导体基板(10)的一面(100a)到第1电极(20)中的与一面(100a)相反侧的表面之间的长度为膜厚，第1部位(20a)具有膜厚比第2部位(20b)厚的部分。

公开(公告)号：CN115088080A

公开(公告)日：2022-09-20

申请号：CN201980102660.1

申请日：2019-12-03

申请人： 株式会社电装

发明人： 斋藤顺 ,  片冈惠太 ,  山下侑佑 ,  渡边行彦 ,  朽木克博 ,  阴泳信

IPC分类号： H01L29/78 ,  H01L29/06

摘要： 一种半导体装置，外周区域具有p型的多个表面耐压区域和配置在比上述多个表面耐压区域靠下侧的p型的多个深部耐压区域。将内周侧表面耐压区域与外周侧表面耐压区域之间的间隔的宽度设为Ws(m)，将上述内周侧表面耐压区域与上述外周侧表面耐压区域之间的表面间隔区域的n型杂质浓度设为Ns(m－3)，将位于上述表面耐压区域与上述深部耐压区域之间的深度范围内的漂移区域的n型杂质浓度设为Nv(m－3)，将上述内周侧表面耐压区域与特定深部耐压区域之间的间隔的宽度设为W v1(m)，将上述外周侧表面耐压区域与特定深部耐压区域之间的间隔的宽度设为Wv2(m)时，满足Nv(Wv1+Wv2)2＜Ns·Ws2的关系。