公开(公告)号：CN104835820B

公开(公告)日：2019-07-26

申请号：CN201510012979.9

申请日：2015-01-09

申请人： 富士电机株式会社

发明人： 齐藤俊

IPC分类号： H01L27/088 ,  H01L29/06 ,  H01L21/336 ,  H01L27/085 ,  H01L21/77 ,  H02M3/155

CPC分类号： H01L27/0623 ,  H01L27/098 ,  H01L29/0692 ,  H01L29/0808 ,  H01L29/41708 ,  H01L29/735 ,  H01L29/808

摘要： 本发明提供一种不使用电阻分压电路能够实现输入电压检测功能的半导体装置、开关电源用控制IC以及开关电源装置。在启动元件的漏区101内部设置有由p型区域110、集电区111以及发射区112构成的npn型元件83。在第一层间绝缘膜107上设置有npn型元件83的集电极布线121、兼作npn型元件83的发射极布线和启动元件的漏极布线的发射极‑漏极布线122、启动元件的源极布线123、以及启动元件的栅极布线124。在集电极布线121连接有兼作启动元件的输入端子和npn型元件83的输入端子的第一金属布线131。npn型元件83作为用于检测施加在第一金属布线131的输入电压的降低的输入电压检测机构发挥功能。

公开(公告)号：CN105409006B

公开(公告)日：2019-02-19

申请号：CN201480040051.5

申请日：2014-07-02

申请人： 松下知识产权经营株式会社

发明人： 山下胜重 ,  西村兼一 ,  山本敦也 ,  青木成刚

IPC分类号： H01L29/78 ,  H01L21/28 ,  H01L21/329 ,  H01L21/331 ,  H01L21/336 ,  H01L29/41 ,  H01L29/417 ,  H01L29/423 ,  H01L29/47 ,  H01L29/49 ,  H01L29/73 ,  H01L29/732 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

CPC分类号： H01L29/0623 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/41708 ,  H01L29/66128 ,  H01L29/66143 ,  H01L29/66272 ,  H01L29/66734 ,  H01L29/732 ,  H01L29/7322 ,  H01L29/735 ,  H01L29/7809 ,  H01L29/7813 ,  H01L29/7823 ,  H01L29/8611 ,  H01L29/8725

摘要： 半导体装置具有：硅基板，具有包含第一导电型杂质的高浓度层；低浓度成，形成在高浓度层之上，包含第一导电型杂质；第一电极以及第二电极，形成在低浓度层之上；纵型半导体元件，在第二电极与高浓度层之间流过电流；以及第一沟槽部，使第一电极与高浓度层之间电导通。第一沟槽部具有包含第一导电型的杂质的第一多晶硅、和在平面视图中包围第一多晶硅的含有第一导电型杂质的扩散层。第一多晶硅形成为将低浓度层贯通并到达高浓度层，第一多晶硅和扩散层的第一导电型杂质浓度在从低浓度层至高浓度层的方向上是一定的。

公开(公告)号：CN108807515A

公开(公告)日：2018-11-13

申请号：CN201710311951.4

申请日：2017-05-05

申请人： 联华电子股份有限公司

发明人： 卓升 ,  潘贞维

IPC分类号： H01L29/417 ,  H01L29/423 ,  H01L29/73

CPC分类号： H01L29/73 ,  H01L29/0653 ,  H01L29/0692 ,  H01L29/0813 ,  H01L29/0821 ,  H01L29/732 ,  H01L29/735 ,  H01L29/41708 ,  H01L29/42304

摘要： 本发明公开一种双极性晶体管，其主要包含一射极区、一基极区以及一集极区，其中射极区的边缘切齐基极区的边缘。此外，基极区的边缘切齐集极区的边缘，射极区的边缘同时切齐基极区与集极区的边缘且射极区的边缘宽度等于基极区的边缘宽度。另外依据双极性晶体管的一俯视角，基极区与集极区各包含矩形。

公开(公告)号：CN108735698A

公开(公告)日：2018-11-02

申请号：CN201810261605.4

申请日：2018-03-27

申请人： 株式会社村田制作所

发明人： 大部功 ,  梅本康成 ,  柴田雅博 ,  那仓健一

IPC分类号： H01L23/485 ,  H01L27/06 ,  H01L21/60

CPC分类号： H03F1/52 ,  H01L21/0217 ,  H01L21/02271 ,  H01L21/02546 ,  H01L21/0262 ,  H01L21/0274 ,  H01L21/2654 ,  H01L21/28575 ,  H01L21/30612 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/32134 ,  H01L21/76895 ,  H01L21/76898 ,  H01L23/291 ,  H01L23/3121 ,  H01L23/3171 ,  H01L23/481 ,  H01L23/5383 ,  H01L23/5386 ,  H01L24/03 ,  H01L24/05 ,  H01L24/48 ,  H01L24/85 ,  H01L25/16 ,  H01L27/0248 ,  H01L27/0605 ,  H01L27/0635 ,  H01L27/0652 ,  H01L29/045 ,  H01L29/0642 ,  H01L29/0657 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/205 ,  H01L29/207 ,  H01L29/36 ,  H01L29/41708 ,  H01L29/42304 ,  H01L29/452 ,  H01L29/66204 ,  H01L29/66318 ,  H01L29/7371 ,  H01L29/861 ,  H01L2224/0221 ,  H01L2224/0345 ,  H01L2224/03462 ,  H01L2224/03464 ,  H01L2224/0362 ,  H01L2224/04042 ,  H01L2224/05025 ,  H01L2224/05084 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/0518 ,  H01L2224/05573 ,  H01L2224/05644 ,  H01L2224/45144 ,  H01L2224/48106 ,  H01L2224/48227 ,  H01L2224/48463 ,  H01L2224/85203 ,  H01L2224/85205 ,  H01L2924/10329 ,  H01L2924/10337 ,  H01L2924/13051 ,  H01L2924/13063 ,  H01L2924/13064 ,  H01L2924/19041 ,  H01L2924/19043 ,  H03F3/195 ,  H03F3/213 ,  H03F2200/222 ,  H03F2200/387 ,  H03F2200/426 ,  H03F2200/444

摘要： 本发明提供一种在使用了包含化合物半导体的基板的半导体装置中，能够抑制芯片面积的增大的半导体装置。在包含化合物半导体的基板上形成电路元件。在电路元件上，接合焊盘被配置为与电路元件至少局部重叠。接合焊盘包含第1金属膜以及形成于第1金属膜上的第2金属膜。第2金属膜的金属材料比第1金属膜的金属材料硬。

公开(公告)号：CN108091689A

公开(公告)日：2018-05-29

申请号：CN201711200350.2

申请日：2017-11-21

申请人： 安世有限公司

发明人： 斯特凡·伯格伦德 ,  森克·哈贝尼希特 ,  斯特芬·霍兰 ,  提姆·伯切尔

IPC分类号： H01L29/417 ,  H01L29/732 ,  H01L21/28 ,  H01L21/331

CPC分类号： H01L29/732 ,  H01L27/0658 ,  H01L27/067 ,  H01L28/20 ,  H01L29/0692 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/41708 ,  H01L29/42304 ,  H01L29/66272 ,  H01L29/7304 ,  H01L29/7325 ,  H01L29/401 ,  H01L29/66287

摘要： 一种半导体器件及其制造方法。该器件包括具有主表面和背表面的半导体衬底。该器件还包括双极型晶体管。该双极型晶体管包括：集电极区域，位于半导体衬底中；基极区域，位于集电极区域内且邻近主表面安置；发射极区域，位于基极区域内且邻近主表面安置；以及集电极端子，位于半导体衬底的主表面上。该集电极端子包括：第一导电部分，电连接至集电极区域；电阻部分，电连接至第一导电部分；以及第二导电部分，用于允许与集电极端子进行外部电连接。第二导电部分经由电阻部分电连接至第一导电部分。

公开(公告)号：CN104995738B

公开(公告)日：2018-01-23

申请号：CN201480007600.9

申请日：2014-08-14

申请人： 富士电机株式会社

发明人： 小野泽勇一 ,  小林勇介

IPC分类号： H01L29/739 ,  H01L21/28 ,  H01L29/06 ,  H01L29/417 ,  H01L29/78

CPC分类号： H01L29/0696 ,  H01L29/0619 ,  H01L29/407 ,  H01L29/41708 ,  H01L29/4238 ,  H01L29/7397

摘要： 在n‑漂移层(2)的表面层设置有台面状的第一p基区(11)、第二p基区(12)和浮置p区(13)。第一p基区(11)与浮置p区(13)由第一沟槽(5)分离。第二p基区(12)通过第二沟槽(15)与浮置p区(13)分离。第一p基区(11)、第二p基区(12)与发射电极(9)导电连接。浮置p区(13)与发射电极(9)电绝缘而处于浮置状态。在第一沟槽(5)的内部隔着第一栅绝缘膜(6)设置有第一栅电极(7)。在第二沟槽(15)的内部隔着第二栅绝缘膜(16)设置有发射极电位的第二栅电极(17)。由此，能够提高导通动作时的di/dt控制性。

公开(公告)号：CN107346784A

公开(公告)日：2017-11-14

申请号：CN201610883072.4

申请日：2016-10-10

申请人： 旺宏电子股份有限公司

发明人： 詹景琳 ,  林正基 ,  简郁芩

IPC分类号： H01L29/73 ,  H01L29/417 ,  H01L29/423

CPC分类号： H01L29/73 ,  H01L29/41708 ,  H01L29/42304

摘要： 本发明公开了一种双载子结晶体管，包括基底、第一阱区、第二阱区、射极、集极、基极、第一硬掩膜层与第二硬掩膜层。第一阱区设置于基底中。第二阱区设置第一阱区中。射极设置于第二阱区中。集极设置于第一阱区中。基极设置于第二阱区中，且位于射极与集极之间。第一硬掩膜层设置于射极与基极之间的基底上。第二硬掩膜层设置于基极与集极之间的基底上。第一阱区、射极与集极为第一导电型，且第二阱区与基极为第二导电型。

公开(公告)号：CN107221353A

公开(公告)日：2017-09-29

申请号：CN201710080929.3

申请日：2017-02-15

申请人： 爱思开海力士有限公司

发明人： 崔光一

IPC分类号： G11C17/16 ,  H01L23/525

CPC分类号： H01L27/11206 ,  H01L23/5252 ,  H01L27/1026 ,  H01L29/0808 ,  H01L29/0821 ,  H01L29/41708 ,  H01L29/735 ,  H01L29/94 ,  G11C17/16

摘要： 一种反熔丝非易失性存储器件包括反熔丝存储单元和双极结型晶体管。反熔丝存储单元具有第一端子和第二端子。第二端子耦接到字线。双极结型晶体管具有耦接到反熔丝存储单元的第一端子的集电极端子、基极端子以及耦接到位线的发射极端子。

公开(公告)号：CN107204360A

公开(公告)日：2017-09-26

申请号：CN201710107383.6

申请日：2017-02-27

申请人： 富士电机株式会社

发明人： 田中裕之 ,  大井幸多 ,  小野泽勇一 ,  伊仓巧裕 ,  杉村和俊

IPC分类号： H01L29/06 ,  H01L27/02

CPC分类号： H01L29/0619 ,  H01L21/288 ,  H01L23/535 ,  H01L23/58 ,  H01L23/585 ,  H01L29/0615 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/401 ,  H01L29/402 ,  H01L29/41708 ,  H01L29/41725 ,  H01L29/45 ,  H01L29/7393 ,  H01L29/7811 ,  H01L29/7813 ,  H01L2224/05 ,  H01L2224/48463 ,  H01L2224/4847 ,  H01L29/0611 ,  H01L27/0248 ,  H01L27/0296 ,  H01L29/0623 ,  H01L29/0688

摘要： 本发明提供容易微细加工的保护环部。还提供一种半导体装置，具备：半导体基板；有源区，其形成于半导体基板；以及保护环部，其在半导体基板形成于有源区的外侧，保护环部具有：保护环，其呈环状地形成在半导体基板的上表面；层间绝缘膜，其形成于保护环的上方；场板，其沿着保护环在层间绝缘膜的上方形成为环状；以及钨插塞，其沿着保护环形成为环状，贯穿层间绝缘膜而将保护环与场板连接。

公开(公告)号：CN104221153B

公开(公告)日：2017-05-10

申请号：CN201380019387.9

申请日：2013-10-11

申请人： 富士电机株式会社

发明人： 小野泽勇一 ,  高桥英纪 ,  吉村尚

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/739

CPC分类号： H01L29/7397 ,  H01L29/0619 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/41708 ,  H01L29/42304 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/4916 ,  H01L29/66348 ,  H01L29/7811 ,  H01L29/7813

摘要： 本发明通过提供一种半导体装置，从而能够以较少的工艺工序数目的增加来抑制成本增加、合格率降低，并且改善导通特性，所述半导体装置的特征在于，具备：沿第一沟槽(21)的一侧的侧壁而设置在第一绝缘膜上，并且设置在第二沟槽(40)的内部的第一栅电极(22a)；沿第一沟槽(21)的另一侧的侧壁设置在第二绝缘膜上，并且设置在第三沟槽(50)的内部的屏蔽电极(22b)；通过延长第二沟槽(40)，一部分被设置在第一栅电极(22a)上，并与第一栅电极(22a)连接的栅极浇道；通过延长第三沟槽(50)，一部分被设置在屏蔽电极(22b)上，并与屏蔽电极(22b)连接的发射极多晶硅层(25a)。