-
公开(公告)号：CN109817717A
公开(公告)日：2019-05-28
申请号：CN201811257796.3
申请日：2018-10-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/78 , H01L21/762 , H01L21/336
Abstract: 一种半导体装置与其制作方法。在一实施例中，本发明提供半导体装置，其包括第一鳍状结构与第二鳍状结构，各自由基板延伸；第一栅极段位于第一鳍状结构上与第二栅极段位于第二鳍状结构上，且第一栅极段与第二栅极段沿着纵向方向对准；第一隔离结构位于沟槽中，且沟槽在上视图中沿着大致平行于第一鳍状结构与第二鳍状结构的方向，其中第一隔离结构分隔第一栅极段与第二栅极段；第一源极/漏极结构，位于第一鳍状结构上并与第一栅极段相邻；第二源极/漏极结构，位于第二鳍状结构上并与第二栅极段相邻；以及第二隔离结构，也位于沟槽中。第一源极/漏极结构与第二源极/漏极结构之间隔有第二隔离结构，且第二隔离结构的组成不同于第一隔离结构的组成。
-
公开(公告)号：CN109427896A
公开(公告)日：2019-03-05
申请号：CN201711276681.4
申请日：2017-12-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/417
Abstract: 提供一种半导体装置的形成方法，包括：提供一结构；蚀刻第一和第二介电层以暴露第一和第二S/D特征；掺杂一p-型掺质至第一和第二S/D特征；以及在掺杂p-型掺质之后，对第一和第二S/D特征实施一选择性蚀刻制程，其中比起使第二S/D特征凹陷，选择性蚀刻制程较快地使第一S/D特征凹陷。上述结构包括：一基板；一第一栅极结构和一第二栅极结构，位于基板之上；一第一源极/漏极(S/D)特征及一第二S/D特征，位于基板之上，其中第一S/D特征与第一栅极结构相邻，第二S/D特征与第二栅极结构相邻，且第一和第二S/D特征包括不同的材料；一第一介电层，位于第一和第二栅极结构的侧壁之上且位于第一和第二S/D特征之上；以及一第二介电层，位于第一介电层之上。
-
公开(公告)号：CN112582410B
公开(公告)日：2024-12-24
申请号：CN202010784574.8
申请日：2020-08-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238 , H10B10/00
Abstract: 半导体器件包括鳍结构。在鳍结构上形成源极/漏极区域。第一栅极结构设置在鳍结构上方。源极/漏极接触件设置在源极/漏极区域上方。源极/漏极接触件具有至少部分地在第一栅极结构上方突出的突出段。源极/漏极接触件将源极/漏极区域和第一栅极结构电耦接在一起。本发明还提供了一种形成半导体器件的方法。
-
公开(公告)号：CN113054019B
公开(公告)日：2024-08-27
申请号：CN202011629168.0
申请日：2020-12-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L29/423
Abstract: 在一个实施例中，一种器件包括：栅电极；与栅电极相邻的外延源极/漏极区；位于外延源极/漏极区上方的一个或多个层间介电(ILD)层；延伸穿过ILD层的第一源极/漏极接触件，第一源极/漏极接触件连接至外延源极/漏极区；围绕第一源极/漏极接触件的接触间隔件；以及设置在接触间隔件和ILD层之间的孔洞。根据本申请的其他实施例，还提供了形成半导体器件的方法。
-
公开(公告)号：CN113363155B
公开(公告)日：2024-05-07
申请号：CN202011309334.9
申请日：2020-11-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/417 , H01L21/8238 , H01L27/092
Abstract: 一种示例性方法包括：形成从半导体衬底延伸的鳍；在鳍上沉积层间介电(ILD)层；在ILD层上形成掩模层；在掩模层上形成切割掩模，切割掩模包括第一介电材料，切割掩模具有暴露掩模层的第一开口，第一开口中的每个的所有侧由第一介电材料围绕；在切割掩模上和第一开口中形成线掩模，线掩模具有槽开口，槽开口暴露切割掩模的部分和掩模层的部分，槽开口是垂直于鳍延伸的带；通过蚀刻掩模层的由第一开口和槽开口暴露的部分图案化掩模层；以及使用图案化的掩模层作为蚀刻掩模在ILD层中蚀刻接触开口。本申请的实施例还涉及半导体结构和形成半导体结构的方法。
-
Patent Agency Ranking
公开(公告)号：CN115497876A
公开(公告)日：2022-12-20
申请号：CN202210842604.5
申请日：2022-07-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L29/06 , H01L21/336 , H01L29/78
Abstract: 提供半导体结构的制造方法。根据本公开的范例性方法包含接收鳍状结构，鳍状结构包含第一通道区与第二通道区及第一虚设栅极结构与第二虚设栅极结构，第一虚设栅极结构与第二虚设栅极结构分别设置于第一通道区与第二通道区的上方。此方法也包含将第一虚设栅极结构的一部分、第一通道区的一部分与基板在第一虚设栅极结构下方的一部分移除以形成沟槽，在沟槽中形成混合介电部件，将混合介电部件的一部分移除以形成空气间隙，将空气间隙密封，以及将空气间隙密封后，以栅极堆叠取代第二虚设栅极结构。
-
公开(公告)号：CN115440661A
公开(公告)日：2022-12-06
申请号：CN202210792103.0
申请日：2022-07-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 一种半导体装置的制造方法，所述气隙与延伸到装置的源极/漏极部件的接触元件相邻。所述方法的一些实施例包括沉积虚设层，且随后移除所述虚设层以形成气隙。形成诸如氮化硅的SAC介电层在相邻的金属栅极结构上方之后，可以形成虚设层及后续的气隙。
-
公开(公告)号：CN114975270A
公开(公告)日：2022-08-30
申请号：CN202210313984.3
申请日：2022-03-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 提供半导体结构与其形成方法。在一实施例中，例示性的半导体结构包括栅极结构位于主动区的通道区上；漏极结构位于主动区的漏极区上；源极结构位于主动区的源极区上；背侧源极接点位于源极结构下；隔离结构位于源极结构上并接触源极结构；漏极接点位于漏极结构上并电性耦接至漏极结构；以及栅极接点通孔位于栅极结构上并电性耦接至栅极结构。栅极接点通孔与漏极接点之间的距离，大于栅极接点通孔与隔离结构之间的距离。例示性的半导体结构的寄生电容减少且漏电流的容许范围加大。
-
公开(公告)号：CN111128884B
公开(公告)日：2022-08-09
申请号：CN201910956791.8
申请日：2019-10-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 在实施例中，一种方法包括：形成差分接触蚀刻停止层(CESL)，具有源极/漏极区域上方的第一部分和沿栅堆叠件的第二部分，源极/漏极区域在衬底中，栅极堆叠件在靠近源极/漏极区域的衬底上方，第一部分的第一厚度大于第二部分的第二厚度；在差分CESL上方沉积第一层间电介质(ILD)；在第一ILD中形成源极/漏极接触开口；沿源极/漏极接触开口的侧壁形成接触间隔件；在形成接触间隔件后，使源极/漏极接触开口延伸穿过差分CESL；和在延伸的源极/漏极接触开口中形成第一源极/漏极接触件，第一源极/漏极接触件物理和电耦合源极/漏极区域，接触间隔件将第一源极/漏极接触件与第一ILD物理地分隔开。本发明的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN114512444A
公开(公告)日：2022-05-17
申请号：CN202210015039.5
申请日：2022-01-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L23/535 , H01L27/088
Abstract: 本公开提出一种半导体结构与其形成方法。例示性的半导体结构包括隔有栅极结构的第一源极/漏极接点与第二源极/漏极接点；蚀刻停止层位于第一源极/漏极接点与第二源极/漏极接点上；导电结构位于蚀刻停止层中并直接接触第一源极/漏极接点与第二源极/漏极接点；介电层位于蚀刻停止层上；以及接点通孔延伸穿过介电层并电性连接至导电结构。通过提供导电结构，有利于减少半导体结构的内连线结构中的金属线路数目。
-
-
-
-
-
-
-
-
-
Search Results
73
records
(took 0.041 seconds)
