-
公开(公告)号：CN113872603B
公开(公告)日：2023-10-03
申请号：CN202111006883.3
申请日：2021-08-30
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所 , 中国航天时代电子有限公司
IPC: H03M1/66
Abstract: 本发明涉及一种控制电流型数模转换器供电功率的动态电源管理电路，该电路：在使用升压型DC‑DC电路作为电流型数模转换器电路的供电电源的条件下，通过使用比较器对比判断DC‑DC转换电路是否具有驱动电流型输出级电路的能力，实现对DC‑DC电路升压过程的控制，完成电源功率自适应调整的目的。在驱动轻负载条件下，利用本发明所提到的电路设计方法可以调节升压型DC‑DC电路的输出电压，并且驱动数模转换器电路的输出电压幅值最低，这种根据输出需求可以自动调节供电电压的特性保证数模转换器电路具备低功耗的优点。
-
公开(公告)号：CN112597087B
公开(公告)日：2023-10-03
申请号：CN202011529549.1
申请日：2020-12-22
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F13/40 , G06F1/3234
Abstract: 本发明涉及一种高可靠低功耗数据一致星载处理器互连结构，包含了低功耗管理单元、高可靠管理单元及数据一致性管理单元。其中低功耗管理单元通过低数据翻转算法和多频率域设计等方法实现互连结构的低功耗设计；高可靠管理单元主要利用总线分离传输机制、定时轮询监测机制和错误响应及时处理方法实现数据的可靠传输；数据一致性管理单元通过仲裁、请求重分配、监听过滤和监听缓存等方式实现互连结构多个主设备之间的数据互通，保证数据的一致。
-
公开(公告)号：CN113900980B
公开(公告)日：2023-08-29
申请号：CN202111012598.2
申请日：2021-08-31
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明提供一种面向高速数据传输的可编程通用接口电路，包括可编程延时单元、延时自校准单元、串并转换器、数据恢复单元、时钟生成器和时钟对齐电路，可实现时钟和数据的精确相移、数据串并转换、边沿检测、数据恢复等功能，采用4个时钟相位和2个数据采样组合的方式实现一个时钟周期内对数据的8次采样，从而选择最佳采样点。本发明可在温度和电压变化、抖动等情况下实时更新最佳采样点位置，有效减小数据抖动，提高采样质量，最高采样频率可达到1.25Gbps。
-
公开(公告)号：CN113468084B
公开(公告)日：2023-08-29
申请号：CN202110593264.2
申请日：2021-05-28
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F13/34
Abstract: 一种多模式DMA数据传输系统，外设通过向微处理器发送中断请求DMA传输，或直接发送中断给DMA控制器请求传输，依据这两种方式，将DMA控制器的通道分为硬件握手启动通道和软件请求启动通道两类，通过预先配置和灵活替换的方式，提高通道分配的效率；通过配置DMA通道FIFO阈值寄存器，根据应用的需求，预先配置工作通道的FIFO阈值，获取通道FIFO的阈值满中断，灵活的控制数据传输节奏；为了提高系统的工作效率，提供一种通道仲裁方式，利用一组当前状态暂存寄存器和load_again标记设置等候栈，使得无需等待当前通道完成传输即可进行高优先级通道的传输。
-
公开(公告)号：CN112671414B
公开(公告)日：2023-08-29
申请号：CN202011543241.2
申请日：2020-12-22
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03M9/00
Abstract: 本发明涉及一种新型并串转换电路，属于高速串行接口技术领域，包括数据预处理电路、数据合成电路和驱动器电路，数据预处理电路发送经过预处理的N位数据Qn 、Qn 、...、Qn 、Qn 给数据合成电路，并利用第N位经过预处理的数据的反向数据QnN 与输入的N位并行数据Sn 、Sn 、...、Sn 、Sn 做异或逻辑以及同或逻辑运算。本发明通过数据预处理电路以及驱动器电路代替了传统的并串转换方式，解决了在并串转换中面临的沟道电荷注入、时钟馈通及多相位时钟的问题。
-
Patent Agency Ranking
公开(公告)号：CN116646399A
公开(公告)日：2023-08-25
申请号：CN202310531126.0
申请日：2023-05-11
Applicant: 湖南大学 , 北京微电子技术研究所
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L29/423
Abstract: 本发明涉及一种沟槽栅半导体器件及其制备方法，所述沟槽栅半导体器件包括：P+衬底；位于所述P+衬底上的N‑漂移区；位于所述N‑漂移区一侧的多阶介质层和P阱区，位于所述N‑漂移区另一侧的N+漏区；其中，所述多阶介质层内设有多晶硅栅，所述P阱区内设有N+阱区和P+区。在N‑漂移区引入多阶介质层，并利用台阶侧壁形成极薄的栅极氧化物，进而构成沟槽型的MOS结构，多晶硅下方和靠近漏极侧具有较厚的介质层；降低了LDMOS器件电场峰值和饱和电流密度，同时保持了器件优异的正向导通特性。
-
公开(公告)号：CN116633322A
公开(公告)日：2023-08-22
申请号：CN202310343632.7
申请日：2023-03-31
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K3/3562
Abstract: 本发明一种基于DICE的抗多节点单粒子翻转和时钟信号单粒子翻转的D型锁存器。通过设计由1个C单元及延迟结构组成的输入电路，可以抵抗输入信号的单粒子瞬态脉冲；由4个时钟控制的传输单元、DICE结构组成的锁存电路和由3个C单元及1个反相器组成的输出电路，可以抵抗多节点单粒子翻转；由4个反相器组成的双时钟信号电路使得锁存器可以抵抗时钟信号单粒子翻转。
-
公开(公告)号：CN111697934B
公开(公告)日：2023-08-08
申请号：CN202010560479.X
申请日：2020-06-18
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03F3/45
Abstract: 一种具有低失调特点的抗辐照加固比较器电路，包括两级比较器、失调校准电路、抗辐照版图加固电路。失调校准电路将Latch锁存器输出的失调码进行提取、转换，与两级比较器形成负反馈不断进行校准调节，消除总剂量效应引起的输入对管阈值电压匹配误差和流片过程中产生的随机失调，同时采用新型工形栅加固技术解决因总剂量辐照环境而导致MOS管阈值电压漂移和开关漏电问题，保证电路的抗总剂量能力同时抵消辐照总剂量效应的影响能力。
-
公开(公告)号：CN111049513B
公开(公告)日：2023-08-08
申请号：CN201911206725.5
申请日：2019-11-29
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/003 , H03K19/00 , H03K19/0175
Abstract: 本发明涉及一种带冷备份功能的轨到轨总线保持电路，包括数据传输反相器电路，信号保持作用的弱反相器电路，防止信号线到电源漏电的漏电控制电路，栅电压控制电路，电源电压监控信号产生电路。本发明用途是一、电路结构具有总线保持功能；二、总线保持电平可达到电源电平；三、端口具有冷备份功能，即电路电源电压为零时，端口对电源或地为高阻状态；四、处于冷备份状态时，如果端口所接总线信号为高低变化信号，不存在端口对电源或地的漏电通路,保证端口与总线的隔离。
-
公开(公告)号：CN116545418A
公开(公告)日：2023-08-04
申请号：CN202310369146.2
申请日：2023-04-07
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K3/3562 , H03K3/011
Abstract: 本发明公开了一种抗单粒子瞬态和抗单粒子翻转的抗辐射加固触发器电路，包括：反相器电路、时钟控制反相器电路、锁存单元、延迟电路和驱动反相器电路；第一反相器电路的输出端接第一时钟控制反相器电路的输入端和延迟电路的输入端；延迟电路的输出端接第二时钟控制反相器电路的输入端；第一时钟控制反相器电路的输出端接第一锁存单元和第三时钟控制反相器电路；第二时钟控制反相器电路的输出端接第一锁存单元和第四时钟控制反相器电路；第四时钟控制反相器电路的输出端接第二锁存单元；第三时钟控制反相器电路的输出端接第二锁存单元和驱动反相器电路。本发明可同时实现抗单粒子翻转加固和抗单粒子瞬态加固。
-
-
-
-
-
-
-
-
-
Search Results
1386
records
(took 0.067 seconds)
