公开(公告)号：CN1632698A

公开(公告)日：2005-06-29

申请号：CN200410083009.X

申请日：2004-09-22

申请人： 中国电子科技集团公司第二十四研究所

发明人： 谭开洲

IPC分类号： G03F7/20 ,  H01L21/00

摘要： 本发明涉及一种厚外延层上进行投影光刻的方法，适于投影光刻机在具有埋层图形硅片上形成的厚外延层上进行投影光刻，所述厚外延层为8－40μm。该方法包括：在所述厚外延层生成之前，在经处理的硅片上通过无对位标记投影曝光形成埋层图形；在具有埋层图形硅片上生成所述厚外延层之后，采用接触光刻方法进行电路图形对准，把所述的厚外延层上第一次电路图形和该厚外延层上后续投影光刻的对位标记图形同时制作在所述厚外延层上；以所述对位标记图形作为投影光刻机在所述厚外延层上后续各次投影光刻的对位标记，从而使投影光刻机及其精确的对位套准技术能方便地用于具有埋层图形硅片上生成的所述厚外延层上，提高这类半导体集成电路器件制造中的成品率和相应电路性能。

公开(公告)号：CN107946359B

公开(公告)日：2024-02-06

申请号：CN201710299718.9

申请日：2017-05-02

申请人： 中国电子科技集团公司第二十四研究所

发明人： 唐昭焕 ,  杨永晖 ,  肖添 ,  谭开洲

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

摘要： 本发明公开了一种带电荷收集槽的功率MOSFET器件及其制造方法，其技术特征在于：包括漏极金属层、重掺杂第一导电类型衬底材料、轻掺杂第一导电类型第一有源层、电荷收集槽、轻掺杂第一导电类型第二有源层、第二导电类型阱区、重掺杂第一导电类型源区、栅介质层、多晶硅栅介质层、ILD介质层、接触金属层、金属层和钝化介质层。电荷收集槽位于颈区之下，收集槽边沿存在硅/二氧化硅界面，可以复合很大一部分重粒子辐射产生的电子‑空穴对，降低栅氧化层中的峰值电场；具有实现简单、导通电阻低、抗SEGR能力强的优点，可以广泛用于抗辐射加固功率VDMOS器件的设计及制造领域。

公开(公告)号：CN116075158A

公开(公告)日：2023-05-05

申请号：CN202310178238.2

申请日：2023-02-28

申请人： 中国电子科技集团公司第二十四研究所 ,  中电科芯片技术(集团)有限公司

发明人： 仵韵辰 ,  谭开洲 ,  张培健 ,  石艳斌 ,  洪敏 ,  魏佳男 ,  易孝辉

IPC分类号： H10B61/00 ,  H10N50/10 ,  H10N50/01 ,  H10N50/85

摘要： 本发明提供一种存储器件的制备方法及存储器件，通过电输运层刻蚀成写入线与读取线，且写入线与读取线呈十字交叉结构，在交叉区域上使用磁性金属薄膜和反铁磁金属薄膜性形成磁性耦合结构，与下层的电输运层和上层的金属保护层之间形成异质结结构的存储器；在写入线中通入大电流时，可以通过SOT作用固定磁性耦合结构中磁性金属薄膜的磁矩方向；其后在写入线中通入小电流时，会在读取线两端产生电势差，从而可以读取电阻状态。相当于写入线通过金属导线与一个MOS晶体管的源极电极电连接，通过控制MOS管栅极电压状态和漏极电压状态，即可进行存储器的写入和读取操作。所以，本发明的工艺复杂度和制造成本较低，具有明显的优势和广泛的应用前景。

公开(公告)号：CN112349786B

公开(公告)日：2022-07-29

申请号：CN202011233504.X

申请日：2020-11-06

申请人： 中国电子科技集团公司第二十四研究所

发明人： 谭开洲 ,  肖添 ,  张嘉浩 ,  李孝权 ,  王鹏飞 ,  裴颖 ,  李光波 ,  杨永晖 ,  蒋和全 ,  张培健 ,  邱盛 ,  陈良 ,  崔伟

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/40 ,  H01L21/336

摘要： 本发明提供了一种介质共用的电阻场板场效应MOS器件及其制备方法，本发明提供的介质共用的电阻场板场效应MOS器件，在槽栅MOS器件的基础上，于漂移区中增设一个同时与槽栅结构和漏极结构电连接的半绝缘电阻场板，在槽栅结构控制MOS沟道的通断的同时，通过半绝缘电阻场板调节漂移区中的杂质浓度，进而调制导通态漂移区电导和截止态高压阻断电场分布，可以获得更低的导通电阻特性；同时，本发明提供的介质共用的电阻场板场效应MOS器件制备方法，在工艺上采用了基于深槽刻蚀的现代2.5维立体加工工艺，利于结构小型化设计和高密度化设计，更适应现代集成半导体器件超越摩尔的发展方向。

公开(公告)号：CN112071757A

公开(公告)日：2020-12-11

申请号：CN202010884582.X

申请日：2020-08-28

申请人： 重庆中科渝芯电子有限公司 ,  中国电子科技集团公司第二十四研究所

发明人： 朱坤峰 ,  张广胜 ,  杨永晖 ,  钟怡 ,  崔伟 ,  谭开洲 ,  黄东 ,  钱呈 ,  杨法明 ,  张培健

IPC分类号： H01L21/331

摘要： 本发明公开一种基于BiCMOS工艺的硅锗异质结双极晶体管的制造方法，步骤为：1)生长LOCOS隔离场氧化层，形成最优硅基衬底；2)形成SiGe HBT晶体管发射极有源区与集电极有源区之间的LOCOS场氧化层、器件间用于隔离的LOCOS氧化层；3)在最优硅基衬底表面形成SiGe HBT晶体管基区窗口；4)在最优硅基衬底的表面形成SiGe HBT晶体管基区外延材料层；5)在最优硅基衬底的表面形成SiGe HBT晶体管发射区窗口；6)在最优硅基衬底表面形成SiGe HBT晶体管多晶发射结精细结构和外基区；7)在最优硅基衬底表面淀积介质层，完成金属互连，形成SiGe HBT晶体管。本发明采用局部两次氮化硅硬掩膜氧化工艺方法，减小了HBT晶体管外基区高台阶，从而减小了外基区高台阶反射对发射结多晶光刻造成的影响。

公开(公告)号：CN107221559B

公开(公告)日：2020-04-28

申请号：CN201710425211.3

申请日：2017-06-07

申请人： 重庆中科渝芯电子有限公司 ,  中国电子科技集团公司第二十四研究所

发明人： 唐昭焕 ,  肖添 ,  杨永晖 ,  谭开洲

IPC分类号： H01L29/36 ,  H01L29/78 ,  H01L21/336

摘要： 本发明公开了一种用于功率MOSFET器件的变掺杂半导体材料片及其制造方法，其特征在于：包括第一导电类型高掺杂衬底、第一导电类型低掺杂第一外延层、第一导电类型中掺杂层和第一导电类型低掺杂第二外延层。所述第一导电类型中掺杂层位于第一导电类型低掺杂第二外延层与第一导电类型低掺杂第一外延层之间。所述第一导电类型中掺杂层部分嵌入第一导电类型低掺杂第一外延层与第一导电类型低掺杂第二外延层内。本发明不仅降低了寄生三极管集电区电阻，提高了功率MOSFET抗单粒子烧毁的能力，使用该材料制作的功率MOSFET常态参数基本保持不变，还可用于60V以上功率MOSFET的制造领域，具有应用范围宽、工艺实现简单、工艺重复性好的优点。

公开(公告)号：CN107046055B

公开(公告)日：2019-10-18

申请号：CN201710252802.5

申请日：2017-04-18

申请人： 中国电子科技集团公司第二十四研究所

发明人： 谭开洲 ,  付强 ,  唐昭焕 ,  胡刚毅 ,  许斌 ,  陈光炳 ,  王健安 ,  王育新 ,  张振宇 ,  杨永晖 ,  钟怡 ,  刘勇 ,  黄磊 ,  王志宽 ,  朱坤峰 ,  陈文锁 ,  邱盛

IPC分类号： H01L29/06 ,  H01L29/861

摘要： 本发明提供一种高压半导体介质耐压终端，包括高掺杂半导体材料层、形成于高掺杂半导体材料层上的外延层、外延层顶部部分区域处理后形成的有源器件区，在有源器件区的一侧开设有第一深槽，第一深槽垂直穿过外延层，进入到高掺杂半导体材料层，在第一深槽内的侧壁上形成有第一介质绝缘层，且在第一深槽内填充形成有半绝缘层；在外延层上垂直开设有进入到高掺杂半导体材料层的第二深槽，根据第二深槽与所述有源器件区的位置关系以及第二深槽的横向宽度与外延层的关联性，对高压半导体介质耐压终端进行设计，从而提高高压半导体介质耐压终端的耐压性能。

公开(公告)号：CN110164957A

公开(公告)日：2019-08-23

申请号：CN201910517136.2

申请日：2017-04-18

申请人： 中国电子科技集团公司第二十四研究所

发明人： 谭开洲 ,  付强 ,  唐昭焕 ,  胡刚毅 ,  许斌 ,  陈光炳 ,  王健安 ,  王育新 ,  张振宇 ,  杨永晖 ,  钟怡 ,  刘勇 ,  黄磊 ,  王志宽 ,  朱坤峰 ,  陈文锁 ,  邱盛

IPC分类号： H01L29/06 ,  H01L29/861

摘要： 本发明提供一种高压半导体介质耐压终端，包括高掺杂半导体材料层、形成于高掺杂半导体材料层上的外延层、外延层顶部部分区域处理后形成的有源器件区，在有源器件区的一侧开设有第一深槽，第一深槽垂直穿过外延层，进入到高掺杂半导体材料层，在第一深槽内的侧壁上形成有第一介质绝缘层，且在第一深槽内填充形成有半绝缘层；在外延层上垂直开设有进入到高掺杂半导体材料层的第二深槽，根据第二深槽与所述有源器件区的位置关系以及第二深槽的横向宽度与外延层的关联性，对高压半导体介质耐压终端进行设计，从而提高高压半导体介质耐压终端的耐压性能。

公开(公告)号：CN108682686A

公开(公告)日：2018-10-19

申请号：CN201810607744.8

申请日：2018-06-13

申请人： 中国电子科技集团公司第二十四研究所

发明人： 谭开洲 ,  张霞 ,  唐昭焕 ,  吴雪 ,  王斌 ,  肖添 ,  朱坤峰 ,  杨永晖 ,  王健安 ,  张振宇 ,  邱盛 ,  张静 ,  崔伟 ,  黄东

IPC分类号： H01L29/06 ,  H01L21/336 ,  H01L29/772

CPC分类号： H01L29/0688 ,  H01L29/66409 ,  H01L29/772

摘要： 本发明提供一种深槽半导体器件耐压终端及其制造方法，所述方法包括在带有第一导电杂质的半导体层，采用通用半导体工艺技术，在半导体层内部分区域形成被保护的有源区；通过刻蚀工艺在半导体材料片内形成一个或多个深槽；垂直半导体材料片表面进行第二导电杂质注入，第二导电杂质仅注入到深槽底部中，通过扩散工艺使得在深槽底部向外形成扩散区；对深槽侧壁进行第二导电杂质掺杂，在深槽侧壁向外形成掺杂区，且扩散区横向超出掺杂区相同侧的距离为L1；采用半导体工艺对深槽平整化。利用扩散区和掺杂区结构对高压半导体器件被保护有源区进行适应应用需求的设计，方案具有较好的抗氧化层电荷波动、更容易设计、适应工艺加工等技术特征。

公开(公告)号：CN106298736A

公开(公告)日：2017-01-04

申请号：CN201610934537.4

申请日：2016-10-31

申请人： 中国电子科技集团公司第二十四研究所

发明人： 谭开洲 ,  崔伟 ,  杨永晖 ,  朱坤峰 ,  张霞 ,  黄东 ,  钱呈 ,  梁柳洪 ,  汪璐 ,  张静 ,  陈俊 ,  韩卫敏 ,  吴雪 ,  刘娇

IPC分类号： H01L23/522

CPC分类号： H01L23/5227 ,  H01L28/10

摘要： 本发明提供一种半导体集成电路螺旋电感，包括衬底、多层介质层和金属布线层，其中衬底上形成有多层介质层，且每层介质层上都形成有金属布线层，针对每层介质层，介质层上开设有螺旋状的通槽，在通槽内填充有钨金属，以在介质层中形成钨金属墙，且各个介质层中钨金属墙相互重叠，金属布线层用于连接各个介质层中的钨金属墙。本发明通过设计多层具有螺旋状钨金属墙的介质层，并使介质层之间的金属布线层将各个介质层中的钨金属墙互连，可以增大螺旋电感线圈的厚度，从而可以降低螺旋电感的线圈金属电阻损耗和趋肤效应引起的损耗，提高螺旋电感的品质因数。