-
公开(公告)号：CN114334958A
公开(公告)日：2022-04-12
申请号：CN202110843753.9
申请日：2021-07-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 此处提供半导体结构与其形成方法。在一实施例中，半导体结构包括多个第一通道组件，位于背侧介电层上；多个第二通道组件，位于背侧介电层上；硅化物结构，位于背侧介电层上；以及源极/漏极结构，位于硅化物结构上并延伸于第一通道组件与第二通道组件之间。硅化物结构延伸穿过背侧介电层的所有深度。
-
公开(公告)号：CN113380611A
公开(公告)日：2021-09-10
申请号：CN202110241686.3
申请日：2021-03-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/285 , H01L21/336 , H01L29/417 , H01L29/78
Abstract: 一种半导体器件，包括：栅极堆叠件；位于栅极堆叠件的侧壁上的栅极间隔件；邻近栅极堆叠件的源极/漏极区；硅化物；以及通过硅化物电连接到源极/漏极区的源极/漏极接触件。硅化物包括：共形的第一部分，该共形的第一部分在源极/漏极区中，该共形的第一部分包含金属和硅；以及共形的第二部分，该共形的第二部分在共形的第一部分上方，该共形的第二部分进一步设置在栅极间隔件的侧壁上，该共形的第二部分包含金属、硅和氮。本发明的实施例还涉及形成半导体器件的方法。
-
公开(公告)号：CN106653847B
公开(公告)日：2020-07-17
申请号：CN201610719401.1
申请日：2016-08-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/768 , H01L21/336
Abstract: 本发明的实施例提供了一种半导体器件，包括：设置在衬底上方的栅极结构和设置在栅极结构的两侧壁上的侧壁间隔件。侧壁间隔件包括至少四个间隔件层，包括从栅极结构顺序堆叠的第一至第四间隔件层。本发明的实施例还提供了在半导体器件中制造自对准接触件的方法。
-
公开(公告)号：CN110875380A
公开(公告)日：2020-03-10
申请号：CN201910784536.X
申请日：2019-08-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/417 , H01L29/161 , H01L21/324 , H01L29/78
Abstract: 本公开涉及半导体结构及其制造方法。半导体结构的制造方法包含在半导体层上方形成外延源极/漏极部件，其中外延源极/漏极部件包含硅和锗，形成沟槽以暴露出外延源极/漏极部件的一部分，对外延源极/漏极部件暴露的部分进行退火，其中退火在外延源极/漏极部件的顶表面上方形成具有第一锗浓度的第一区以及设置于第一区下方的具有小于第一锗浓度的第二锗浓度的第二区，将第一区氧化，移除氧化的第一区，以及在第二区上方的沟槽中形成源极/漏极接点。
-
公开(公告)号：CN106206435B
公开(公告)日：2019-05-07
申请号：CN201510262502.6
申请日：2015-05-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238
Abstract: 本发明实施例提供了一种形成半导体器件的方法。方法包括在第一器件区中的第一源极/漏极区上方形成诸如氧化层的掩模层。形成诸如层间介电层的介电层并且图案化该介电层以暴露第一源极/漏极区和第二器件区中的第二源极/漏极区。对第二源极/漏极区实施硅化处理，同时掩模层保护第一源极/漏极区。然后去除掩模层并且在第一源极/漏极区上实施硅化处理。本发明实施例涉及无掩模双硅化工艺。
-
Patent Agency Ranking
公开(公告)号：CN106653847A
公开(公告)日：2017-05-10
申请号：CN201610719401.1
申请日：2016-08-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/768 , H01L21/336
Abstract: 本发明的实施例提供了一种半导体器件，包括：设置在衬底上方的栅极结构和设置在栅极结构的两侧壁上的侧壁间隔件。侧壁间隔件包括至少四个间隔件层，包括从栅极结构顺序堆叠的第一至第四间隔件层。本发明的实施例还提供了在半导体器件中制造自对准接触件的方法。
-
公开(公告)号：CN105304608A
公开(公告)日：2016-02-03
申请号：CN201510204942.6
申请日：2015-04-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L21/60 , H01L21/311
CPC classification number: H01L21/76895 , H01L21/28518 , H01L21/76834 , H01L21/76843 , H01L21/76855 , H01L21/76883 , H01L21/76897 , H01L21/823425 , H01L23/485 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种自对准接触件。在实施例中，通过从邻接于栅电极处部分地去除第一介电材料和从邻接于栅电极处完全去除第二介电材料来形成自对准接触件。导电材料被沉积到去除第一介电材料和第二介电材料之后的区域中，并且导电材料和金属栅极凹至隔离件下方。介电层被沉积在凹进的导电材料和凹进的金属栅极的上方，并且自对准接触件穿过介电层而形成。本发明还提供了一种制造自对准接触件的方法。
-
公开(公告)号：CN102194698A
公开(公告)日：2011-09-21
申请号：CN201010502142.X
申请日：2010-09-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/311
CPC classification number: H01L21/31144 , H01L21/28017 , H01L21/31116 , H01L29/66795
Abstract: 本发明提供在半导体元件的制造过程中移除硬掩模的方法，该方法包括如下步骤：于基底上的结构之上形成保护层，例如为底部抗反射涂层或其他介电层，并沿着结构的侧边形成间隙壁。在一实施例中，这些结构为栅极电极，具有硬掩模形成于其上，以及间隙壁沿着栅极电极的侧边形成。在保护层之上形成光致抗蚀剂层，且光致抗蚀剂层可以被图案化，以移除在部分保护层上的光致抗蚀剂层的一部分，之后进行回蚀工艺，使得邻接间隙壁的保护层残留以保护间隙壁，然后当保护层保护间隙壁时移除硬掩模。本发明有利于形成的元件的操作。
-
公开(公告)号：CN222366546U
公开(公告)日：2025-01-17
申请号：CN202420672850.5
申请日：2024-04-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H10D62/13 , H10D64/23 , H10D84/83 , H01L23/538
Abstract: 本公开涉及一种半导体装置。所述半导体装置包括主动区，从基底突出且设置在隔离结构的多个部分之间。所述半导体装置包括栅极堆叠，设置在所述主动区的通道区上。所述半导体装置包括源极/漏极部件，在所述主动区的源极/漏极区上方，其中所述源极/漏极部件具有凹陷部，所述凹陷部延伸到所述基底的顶表面之下。所述半导体装置包括背侧硅化物层，在所述源极/漏极部件的底表面上。所述半导体装置包括背侧导孔，在所述背侧硅化物层的底表面上，其中所述背侧导孔的顶表面在所述栅极堆叠的最底部之下。
-
公开(公告)号：CN220121846U
公开(公告)日：2023-12-01
申请号：CN202321329887.X
申请日：2023-05-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 半导体装置包含设置在基底上方的通道构件的垂直堆叠，栅极结构包含包覆环绕通道构件的垂直堆叠的每个通道构件的第一部分和直接设置在通道构件的垂直堆叠上方的第二部分。栅极结构包含栅极介电层和设置在栅极介电层上方的功函数层。半导体装置也包含直接设置在栅极结构的第二部分上方的导电盖层，沿着栅极结构的第二部分的侧壁表面和导电盖层的侧壁表面的一部分延伸的栅极间隔物，以及直接设置在栅极间隔物上方的介电间隔物。介电间隔物的顶表面宽度大于栅极间隔物的宽度。
-
-
-
-
-
-
-
-
-
Search Results
73
records
(took 0.032 seconds)
