-
公开(公告)号：CN106057665B
公开(公告)日：2021-01-29
申请号：CN201510859123.5
申请日：2015-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/311 , H01L21/308
Abstract: 本发明涉及结合不同图案材料的光学光刻技术。具体的，本发明提供一种用于图案化工件的技术，所述工件例如集成电路工件。在示范性实施例中，所述方法包含接收工件，所述工件具有设置在衬底上的材料层。第一组鳍形成在所述材料层上，并且第二组鳍形成在所述材料层上，穿插在所述第一组鳍之间。所述第二组鳍具有与所述第一组鳍不同的蚀刻剂灵敏度。在所述第一组鳍上实施第一蚀刻工艺并且经配置以避免实质上蚀刻所述第二组鳍。在所述第二组鳍上实施第二蚀刻工艺并且经配置以避免实质上蚀刻所述第一组鳍。所述材料层被蚀刻以转移图案，所述图案由所述第一蚀刻工艺和所述第二蚀刻工艺界定。
-
公开(公告)号：CN102194698B
公开(公告)日：2013-01-16
申请号：CN201010502142.X
申请日：2010-09-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/311
CPC classification number: H01L21/31144 , H01L21/28017 , H01L21/31116 , H01L29/66795
Abstract: 本发明提供在半导体元件的制造过程中移除硬掩模的方法，该方法包括如下步骤：于基底上的结构之上形成保护层，例如为底部抗反射涂层或其他介电层，并沿着结构的侧边形成间隙壁。在一实施例中，这些结构为栅极电极，具有硬掩模形成于其上，以及间隙壁沿着栅极电极的侧边形成。在保护层之上形成光致抗蚀剂层，且光致抗蚀剂层可以被图案化，以移除在部分保护层上的光致抗蚀剂层的一部分，之后进行回蚀工艺，使得邻接间隙壁的保护层残留以保护间隙壁，然后当保护层保护间隙壁时移除硬掩模。本发明有利于形成的元件的操作。
-
公开(公告)号：CN106158597A
公开(公告)日：2016-11-23
申请号：CN201510860885.7
申请日：2015-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027
CPC classification number: H01L21/3081 , H01L21/0271 , H01L21/0337 , H01L21/3085 , H01L21/3086 , H01L21/31144 , H01L21/76816 , H01L21/027
Abstract: 本发明揭示的内容为使用多重定向自组装(directed self-assembly，DSA)图案化工艺形成用于半导体元件的目标图案的一种方法。方法包括接收基板，及通过执行包括第一DSA工艺的工艺在基板上形成导引图案。方法进一步包括使用导引图案在基板上方执行第二DSA工艺。在一实施例中，第一DSA工艺控制第一方向上密集图案的第一间距，第二DSA工艺控制在第二方向上密集图案的第二间距。因为导引图案是由包含DSA工艺的工艺所形成，可精确地控制导引图案的临界尺寸。此外，由第二DSA工艺所产生的最终图案可具有密集间距，且尺寸及形状更均匀。
-
公开(公告)号：CN102194698A
公开(公告)日：2011-09-21
申请号：CN201010502142.X
申请日：2010-09-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/311
CPC classification number: H01L21/31144 , H01L21/28017 , H01L21/31116 , H01L29/66795
Abstract: 本发明提供在半导体元件的制造过程中移除硬掩模的方法，该方法包括如下步骤：于基底上的结构之上形成保护层，例如为底部抗反射涂层或其他介电层，并沿着结构的侧边形成间隙壁。在一实施例中，这些结构为栅极电极，具有硬掩模形成于其上，以及间隙壁沿着栅极电极的侧边形成。在保护层之上形成光致抗蚀剂层，且光致抗蚀剂层可以被图案化，以移除在部分保护层上的光致抗蚀剂层的一部分，之后进行回蚀工艺，使得邻接间隙壁的保护层残留以保护间隙壁，然后当保护层保护间隙壁时移除硬掩模。本发明有利于形成的元件的操作。
-
公开(公告)号：CN107452601A
公开(公告)日：2017-12-08
申请号：CN201710315517.3
申请日：2017-05-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/033
Abstract: 描述了图案化器件层的示例性方法，包括图案化保护层和在第一图案化层中形成第一开口以暴露出保护层的第一部分和硬掩模层的第一部分的操作，然后保护层的第一部分和硬掩模层的第一部分暴露于第一蚀刻以在硬掩模层的第一部分中形成第一开口。在第二图案化层中形成第二开口以暴露出保护层的第二部分和硬掩模层的第二部分。保护层的第二部分和硬掩模层的第二部分暴露于蚀刻以在硬掩模层的第二部分中形成第二开口。然后，穿过第一开口和第二开口蚀刻器件层的暴露部分。本发明实施例涉及半导体器件制造工艺中改善临界尺寸均匀性的方法。
-
Patent Agency Ranking
公开(公告)号：CN107204279A
公开(公告)日：2017-09-26
申请号：CN201611213212.3
申请日：2016-12-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/02 , H01L21/768
Abstract: 一种形成半导体器件的方法包括提供衬底；在衬底上方形成芯轴图案；以及在芯轴图案的侧壁上形成间隔件。该方法进一步包括去除芯轴图案，从而形成至少部分地被间隔件围绕的沟槽。该方法进一步包括在沟槽中沉积共聚物材料，其中共聚物材料是定向自组装的；并且引发共聚物材料内的微相分离，从而限定由第二组分聚合物围绕的第一组分聚合物。芯轴图案具有限制的尺寸和限制的配置。第一组分聚合物包括布置成矩形阵列或正方形阵列的圆柱。
-
公开(公告)号：CN105372945A
公开(公告)日：2016-03-02
申请号：CN201510196867.3
申请日：2015-04-23
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G03F7/70633 , G03F7/70258 , G03F7/705
Abstract: 本发明提供了方法。该方法包括：在图案化的衬底上形成光刻胶层；从图案化的衬底收集第一覆盖数据；基于来自集成电路(IC)图案的第二覆盖数据至来自图案化的衬底的第一覆盖数据的映射来确定覆盖补偿；根据覆盖补偿对光刻系统实施补偿工艺；以及之后通过光刻系统对光刻胶层实施光刻曝光工艺，从而将IC图案成像至光刻胶层。本发明涉及具有增强的覆盖质量的光刻工艺和系统。
-
公开(公告)号：CN107204279B
公开(公告)日：2019-12-27
申请号：CN201611213212.3
申请日：2016-12-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/02 , H01L21/768
Abstract: 一种形成半导体器件的方法包括提供衬底；在衬底上方形成芯轴图案；以及在芯轴图案的侧壁上形成间隔件。该方法进一步包括去除芯轴图案，从而形成至少部分地被间隔件围绕的沟槽。该方法进一步包括在沟槽中沉积共聚物材料，其中共聚物材料是定向自组装的；并且引发共聚物材料内的微相分离，从而限定由第二组分聚合物围绕的第一组分聚合物。芯轴图案具有限制的尺寸和限制的配置。第一组分聚合物包括布置成矩形阵列或正方形阵列的圆柱。
-
公开(公告)号：CN105372945B
公开(公告)日：2019-02-05
申请号：CN201510196867.3
申请日：2015-04-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了方法。该方法包括：在图案化的衬底上形成光刻胶层；从图案化的衬底收集第一覆盖数据；基于来自集成电路(IC)图案的第二覆盖数据至来自图案化的衬底的第一覆盖数据的映射来确定覆盖补偿；根据覆盖补偿对光刻系统实施补偿工艺；以及之后通过光刻系统对光刻胶层实施光刻曝光工艺，从而将IC图案成像至光刻胶层。本发明涉及具有增强的覆盖质量的光刻工艺和系统。
-
公开(公告)号：CN106158597B
公开(公告)日：2018-12-25
申请号：CN201510860885.7
申请日：2015-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027
Abstract: 本发明揭示的内容为使用多重定向自组装(directed self‑assembly，DSA)图案化工艺形成用于半导体元件的目标图案的一种方法。方法包括接收基板，及通过执行包括第一DSA工艺的工艺在基板上形成导引图案。方法进一步包括使用导引图案在基板上方执行第二DSA工艺。在一实施例中，第一DSA工艺控制第一方向上密集图案的第一间距，第二DSA工艺控制在第二方向上密集图案的第二间距。因为导引图案是由包含DSA工艺的工艺所形成，可精确地控制导引图案的临界尺寸。此外，由第二DSA工艺所产生的最终图案可具有密集间距，且尺寸及形状更均匀。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.026 seconds)
