公开(公告)号：CN102568567A

公开(公告)日：2012-07-11

申请号：CN201010584163.0

申请日：2010-12-07

申请人： 旺宏电子股份有限公司

发明人： 陈柏舟 ,  卢道政 ,  张耀文 ,  杨怡箴

IPC分类号： G11C16/02

摘要： 本发明是有关于一种快闪记忆体的操作方法，在所述操作方法中，多个储存位元中的一个储存位元具有数目为2n的程序位准时，将该储存位元四周相邻的储存位元设为具有数目为2n-1的程序位准；同样地，多个储存位元中的另一个储存位元具有数目为2n-1的程序位准时，将这个储存位元四周相邻的储存位元设为具有数目为2n的程序位准，其中每一程序位准对应于不同的临界电压分布。这样的程序位准模式能有效率地利用有效的程序位准而不增加工艺复杂度。

公开(公告)号：CN102479790A

公开(公告)日：2012-05-30

申请号：CN201010571446.1

申请日：2010-11-23

申请人： 旺宏电子股份有限公司

发明人： 吴冠纬 ,  杨怡箴 ,  张耀文 ,  卢道政

IPC分类号： H01L27/115 ,  H01L29/792 ,  H01L29/423 ,  H01L21/8247

摘要： 本发明是有关于一种非挥发性记忆体及其制造方法与记忆胞的操作方法。该非挥发性记忆体包括基底、第一与第二掺杂区、电荷捕捉结构、第一与第二栅极、栅间绝缘层。第一与第二掺杂区配置于基底中并沿第一方向延伸，且彼此交替排列。电荷捕捉结构配置于基底上。第一与第二栅极配置于电荷捕捉结构上。第一栅极沿第一方向延伸。每一第一栅极位于一个第一掺杂区上。第二栅极沿第二方向延伸，且位于第二掺杂区上。栅间绝缘层配置于第一与第二栅极之间。相邻的第一与第二掺杂区以及位于二者之间的第一与第二栅极、电荷捕捉结构定义出记忆胞。藉此本发明可抑制第二位元效应，增加操作裕度。本发明还提供了一种非挥发性记忆体的制造方法及记忆胞的操作方法。

公开(公告)号：CN102130131A

公开(公告)日：2011-07-20

申请号：CN201010001014.7

申请日：2010-01-18

申请人： 旺宏电子股份有限公司

发明人： 吴冠纬 ,  杨怡箴 ,  张耀文 ,  卢道政

IPC分类号： H01L27/115 ,  H01L21/8247 ,  G11C16/10 ,  G11C16/14 ,  G11C16/26

摘要： 本发明是有关于一种快闪记忆体及其制造方法与操作方法，快闪记忆体包括基底、电荷捕捉结构、第一栅极、第二栅极、第三栅极、第一掺杂区与第二掺杂区。基底具有突起部分。电荷捕捉结构配置于基底上。第一栅极与第二栅极分别配置于突起部分二侧的电荷捕捉结构上，其中第一栅极与第二栅极的顶面低于位于突起部分的顶部上的电荷捕捉结构的顶面。第三栅极配置于位于突起部分的顶部上的电荷捕捉结构上。第一掺杂区与第二掺杂区分别配置于突起部分二侧的基底中。

公开(公告)号：CN101908560A

公开(公告)日：2010-12-08

申请号：CN200910146472.7

申请日：2009-06-08

申请人： 旺宏电子股份有限公司

发明人： 杨怡箴 ,  吴冠纬 ,  张耀文 ,  卢道政

IPC分类号： H01L29/78 ,  H01L29/38 ,  H01L21/336

摘要： 本发明是关于一种半导体元件及其制造方法。该半导体元件，其包括基底、栅极结构、掺杂区以及轻掺杂区。基底具有一阶状上表面，其中阶状上表面包括第一表面、第二表面及第三表面。第二表面低于第一表面。第三表面连接第一表面与第二表面。栅极结构配置于第一表面上。掺杂区配置于栅极结构两侧的基底中，且位于第二表面下。轻掺杂区分别配置于栅极结构与掺杂区之间的基底中。各轻掺杂区包括相互连接的第一部分与第二部分。第一部分配置于第二表面下，且第二部分配置于第三表面下。该半导体元件具有倾斜且弯曲的轻掺杂区作为源极漏极延伸，有助于减轻热载子效应而不需降低轻掺杂区的掺质浓度，还可减少栅极引发漏极漏电流与栅极漏极间的重叠电容。

公开(公告)号：CN101901810A

公开(公告)日：2010-12-01

申请号：CN201010138892.3

申请日：2010-03-22

申请人： 旺宏电子股份有限公司

发明人： 杨怡箴 ,  吴冠纬 ,  陈柏舟 ,  张耀文 ,  卢道政

IPC分类号： H01L27/115 ,  H01L21/8247 ,  G11C16/10 ,  G11C16/14 ,  G11C16/26

CPC分类号： G11C16/0475 ,  H01L27/11521 ,  H01L27/11568

摘要： 本发明是有关于一种记忆体元件以及制造与操作记忆体元件的方法。其中该记忆体元件，其包括基底、导体层、电荷储存层、多个第一掺杂区及多个第二掺杂区。基底中具有多个沟渠。导体层配置在基底上且填入沟渠。电荷储存层配置在基底与导体层之间。第一掺杂区分别配置在邻接各沟渠的上部的两侧的基底中。相邻沟渠之间的第一掺杂区彼此分开。第二掺杂区分别配置在沟渠的底部的基底中。第二掺杂区及第一掺杂区彼此分开，使得各记忆胞包括六实体位。本发明的记忆体元件包括平面通道沟道晶胞及垂直通道沟道晶胞，以在单一记忆胞中使用六实体位元位来储存资料。因此，可以增加位元位密度，且可以在不影响布局尺寸的情况下，提高储存密度。

公开(公告)号：CN101483065A

公开(公告)日：2009-07-15

申请号：CN200810171617.4

申请日：2008-10-21

申请人： 旺宏电子股份有限公司

发明人： 吴冠纬 ,  杨怡箴 ,  张耀文

IPC分类号： G11C16/04 ,  G11C16/10 ,  H01L27/115

CPC分类号： G11C16/0466 ,  G11C16/10

摘要： 本发明是有关于一种操作存储器的方法及其非挥发性存储器。本发明提供一种氮化物快闪存储器的操作方法。该操作方法包括在常规程序化操作步骤之前预先执行干扰减少操作。藉由目标记忆胞的偏压配置，在程序化之前将电荷注入记忆胞接面上方的电荷捕获层中，以重设由耦合干扰问题引起的影响。本发明的操作方法不但可以减少耦合干扰，而且能够提供较宽的操作窗口。

公开(公告)号：CN1825551A

公开(公告)日：2006-08-30

申请号：CN200510084136.6

申请日：2005-07-14

申请人： 旺宏电子股份有限公司

发明人： 许嘉伦 ,  刘慕义 ,  卢道政 ,  杨怡箴 ,  陈冠博

IPC分类号： H01L21/336 ,  H01L29/78

CPC分类号： H01L29/0847 ,  H01L29/0878 ,  H01L29/167 ,  H01L29/42368 ,  H01L29/66659 ,  H01L29/7835 ,  H01L29/78627

摘要： 一种横向双扩散金氧半导体元件及其制造方法。此方法包括下面步骤：(a)提供第一导电型的基底；(b)于基底中形成第二导电型的井区，此井区具有极陡峭退后的井轮廓，在其中的掺杂浓度随着深度改变，而于井区的表面区域提供比位于井区的表面区域下面的区域低的淡掺杂浓度；(c)形成闸极层，其部分覆盖井区以及与井区绝缘；以及(d)于井区形成源极区以及汲极区其中之一。此SSR的井区的存在可以提供一较淡的表面掺杂以而可获得具有高崩溃电压的LDMOS，以及可以提供较浓的次－表面掺杂以降低导通阻值。