公开(公告)号：CN112530491B

公开(公告)日：2024-11-19

申请号：CN201910877534.5

申请日：2019-09-17

申请人： 联华电子股份有限公司

发明人： 邱子育 ,  陈信彣 ,  莫亚楠 ,  陈元辉 ,  蔡忠政

IPC分类号： G11C11/412

公开(公告)号：CN118919533A

公开(公告)日：2024-11-08

申请号：CN202310614242.9

申请日：2023-05-29

申请人： 联华电子股份有限公司

发明人： 胡雅婷 ,  王智亿 ,  王尧展 ,  陈纬哲 ,  曾坤赐 ,  何昀洋 ,  黄文良 ,  郭龙恩 ,  陈柏苍 ,  林伯璋 ,  陈映先

IPC分类号： H01L27/07

摘要： 本发明公开一种半导体元件及其制作方法，其中该半导体元件包含一基底，基底包含一高压区以及一低压区，一第一深沟槽隔离设置在高压区内，其中第一深沟槽隔离包含第一深沟槽设置于基底中和一第一绝缘层填入第一深沟槽，其中第一深沟槽包含一第一侧壁和一第二侧壁，第一侧壁面对第二侧壁，第一侧壁仅由一第一平面和一第二平面组成，第一平面的边缘连接第二平面的边缘，第一平面的斜率和第二平面的斜率不同，一浅沟槽隔离设置在低压区内，其中浅沟槽隔离包含一沟槽设置于该基底上以及一第二绝缘层填入浅沟槽，其中浅沟槽隔离的深度小于第一深沟槽隔离的深度。

公开(公告)号：CN118900619A

公开(公告)日：2024-11-05

申请号：CN202310568166.2

申请日：2023-05-19

申请人： 联华电子股份有限公司

发明人： 吴家荣 ,  张翊凡 ,  黄瑞民 ,  许博凯

IPC分类号： H10N50/80 ,  H10N50/10 ,  H10N50/01 ,  H10N59/00 ,  H10B61/00

摘要： 本发明提供一种半导体结构以及其形成方法，其中该半导体结构包含多个MTJ(Magnetic tunnel junctions，磁性隧穿结)元件，从一俯视图来看，多个MTJ元件排列成一阵列，至少一第二接触结构，位于MTJ元件所排成的阵列之中，至少一第一掩模层，覆盖于各MTJ元件的一顶面与两侧壁，其中从一剖面图来看，第一掩模层的一断面侧壁与第二接触结构下方的一第二金属层的一侧壁切齐。

公开(公告)号：CN118899256A

公开(公告)日：2024-11-05

申请号：CN202310549072.0

申请日：2023-05-16

申请人： 联华电子股份有限公司

发明人： 陈禹钧 ,  王裕平 ,  曾奕铭 ,  施易安 ,  江俊松 ,  邱久容

IPC分类号： H01L21/768

摘要： 本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法主要包括：先将一上晶片接合至一下晶片，其中该上晶片包含一第一金属内连线且该第一金属内连线包含一第一阻障层由该上晶片底表面暴露出来，然后形成一介电层于该上晶片底表面，再形成一第二金属内连线于该介电层内并连接该第一金属内连线，其中该第二金属内连线包含一第二阻障层且该第一阻障层以及该第二阻障层包含一H形。

公开(公告)号：CN118818881A

公开(公告)日：2024-10-22

申请号：CN202310422673.5

申请日：2023-04-19

申请人： 联华电子股份有限公司

发明人： 黄品翰

IPC分类号： G03F1/36 ,  G03F7/20

摘要： 本发明提供一种光学邻近效应校正的切分方法与图案化的方法，其中该光学邻近效应校正的切分方法包括以下步骤。进行初始切分，将布局图案的每一边定义为原始段，以形成多个原始段。判断目标边的对边是否有内角。如果有所述内角，对所述目标边进行对角切分，以形成多个中间段。判断目标段的对边与其邻边的夹角的种类。依据所述夹角的种类进行对称切分。

公开(公告)号：CN118800727A

公开(公告)日：2024-10-18

申请号：CN202310466667.X

申请日：2023-04-27

申请人： 联华电子股份有限公司

发明人： 陈金宏 ,  傅思逸 ,  林毓翔 ,  谢柏光 ,  林家禾 ,  黄圣尧

IPC分类号： H01L21/8234 ,  H01L21/8238 ,  H01L27/088 ,  H01L27/092 ,  H01L29/06

摘要： 本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，主要先提供一基底包含一高压区以及一中压区，然后形成一第一凹槽于该高压区，形成一第二凹槽于该第一凹槽旁并将该第一凹槽延伸以形成一第三凹槽，形成一第一浅沟隔离于该第二凹槽内以及一第二浅沟隔离于该第三凹槽内且第二浅沟隔离底表面低于第一浅沟隔离底表面，再形成一第一栅极结构于该第一浅沟隔离以及该第二浅沟隔离之间。

公开(公告)号：CN118693148A

公开(公告)日：2024-09-24

申请号：CN202310464657.2

申请日：2023-04-26

申请人： 联华电子股份有限公司

发明人： 苏煜翔

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/423

摘要： 本发明提供一种功率金属氧化物半导体场效晶体管及其制造方法。功率金属氧化物半导体场效晶体管包括衬底、基极区、掺杂区、漂移区、栅极结构、绝缘层、导电层、源极电极与漏极电极。基极区设置于衬底中且邻近衬底的第一表面。掺杂区设置于基极区中且邻近衬底的第一表面。漂移区设置于衬底中且位于基极区下方。栅极结构设置于衬底中且包括第一与第二部分。第一部分位于漂移区中。第二部分位于掺杂区、基极区与漂移区中。绝缘层设置于栅极结构与衬底之间。导电层围绕第二部分且位于绝缘层与衬底之间。源极电极设置于衬底的第一表面上且连接掺杂区。漏极电极设置于衬底的第二表面上。衬底、掺杂区以及漂移区具有第一导电型。基极区具有第二导电型。

公开(公告)号：CN118632540A

公开(公告)日：2024-09-10

申请号：CN202310222244.3

申请日：2023-03-09

申请人： 联华电子股份有限公司

发明人： 王慧琳 ,  张哲维 ,  许清桦 ,  翁宸毅 ,  许博凯

IPC分类号： H10B61/00 ,  H10N50/10

摘要： 本发明公开一种磁性随机存取存储器结构，包含第一介电层；底部电极层，设置于该第一介电层上；自旋轨道耦合层，设置于该底部电极层上；磁性隧道结(MTJ)元件，设置在该自旋轨道耦合层上；顶部电极层，设置在该MTJ元件上；保护层，围绕该MTJ元件和该顶部电极层，该保护层遮盖该自旋轨道耦合层；以及间隔层，围绕该掩模层与该保护层。

公开(公告)号：CN118610237A

公开(公告)日：2024-09-06

申请号：CN202310204740.6

申请日：2023-03-06

申请人： 联华电子股份有限公司

发明人： 邓仪君 ,  蔡明哲 ,  施秉嘉 ,  黄奕璋 ,  王雯琳 ,  胡瑀梵 ,  刘思吟 ,  陈昱农 ,  徐沛岑 ,  蔡成宗

IPC分类号： H01L29/423 ,  H01L29/78 ,  H01L21/336

摘要： 本发明公开一种半导体元件及其制作方法，其中该半导体元件包含一基底、一第一栅极、多个第二栅极以及一电阻。基底定义有一主动区以及一电阻区。第一栅极设置于主动区，其中第一栅极具有第一长度沿着第一方向延伸以及第二长度沿着第二方向延伸。多个第二栅极设置于电阻区，其中各第二栅极具有第三长度沿着第一方向延伸以及第四长度沿着第二方向延伸，第一长度等于第三长度，且第二长度等于第四长度。电阻设置于多个第二栅极上。

公开(公告)号：CN113130413B

公开(公告)日：2024-09-06

申请号：CN201911393396.X

申请日：2019-12-30

申请人： 联华电子股份有限公司

发明人： 黄裕源 ,  俞崇楷 ,  王振孝 ,  何凯光 ,  唐光辉

IPC分类号： H01L23/31 ,  H01L21/56

摘要： 本发明公开一种半导体元件封装结构及其制造方法，其中该半导体元件封装结构包括基板。基板有电路结构形成在芯片区域，其中所述芯片区域是由在所述基板上规划的多个切割线所定义。封闭圈设置在所述基板中，位于所述芯片区域的周围区域，围绕所述电路结构的至少一部分。沟槽圈设置在所述基板中，且位于所述封闭圈与所述多个切割线之间。封装保护盖层覆盖过所述电路结构以及所述封闭圈，且至少覆盖在所述沟槽圈。