公开(公告)号：CN111180519B

公开(公告)日：2024-02-23

申请号：CN202010010654.8

申请日：2020-01-06

申请人： 中国科学院微电子研究所

发明人： 李永亮 ,  程晓红 ,  李俊杰 ,  马雪丽 ,  杨红 ,  王晓磊 ,  罗军 ,  王文武

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/08 ,  H01L29/06 ,  H01L27/088

摘要： 本发明公开了一种半导体器件及其制备方法、集成电路及电子设备。涉及半导体技术领域，以降低源极或漏极的串联电阻和接触电阻，提高半导体器件性能。所述半导体器件包括衬底、有源层、源极、漏极和栅堆叠结构；其中，有源层形成在衬底的表面；有源层具有第一面状有源部、第二面状有源部以及用于连接的至少一条鳍状有源部；源极覆盖在第一面状有源部背离衬底的表面；漏极覆盖在第二面状有源部背离衬底的表面；栅堆叠结构形成在至少一条鳍状有源部和衬底上。所述半导体器件的制备方法用于制备所述半导体器件。所述集成电路包括上述半导体器件。本发明提供的半导体器件用于电子设备。

公开(公告)号：CN115692506A

公开(公告)日：2023-02-03

申请号：CN202211477340.4

申请日：2022-11-23

申请人： 中国科学院微电子研究所

发明人： 李永亮 ,  贾晓锋 ,  王晓磊 ,  罗军 ,  王文武

IPC分类号： H01L29/78 ,  H01L21/336

摘要： 本发明公开了一种环栅晶体管及其制造方法，涉及半导体技术领域，用于提升环栅晶体管的工作性能。所述环栅晶体管包括：半导体基底、有源结构、第一栅堆叠结构和第二栅堆叠结构。有源结构形成在半导体基底上。有源结构包括源区、漏区、以及位于源区和漏区之间的沟道区。沿源区至漏区的方向，第一栅堆叠结构和第二栅堆叠结构依次环绕在沟道区外周。第一栅堆叠结构包括的第一功函数层和第二栅堆叠结构包括的第二功函数层的材料完全不同，第一功函数层和第二功函数层均为非夹断层。所述环栅晶体管的制造方法用于制造所述环栅晶体管。

公开(公告)号：CN111029247B

公开(公告)日：2022-12-09

申请号：CN201911283396.4

申请日：2019-12-13

申请人： 中国科学院微电子研究所

发明人： 李亭亭 ,  贺晓彬 ,  项金娟 ,  王晓磊 ,  李俊峰

IPC分类号： H01L21/02 ,  C30B29/06 ,  C30B33/00

摘要： 本发明公开了一种降低暗电流的氧化层制备方法及复合结构，属于暗电流技术领域，解决了现有技术中氧化层质量较差、暗电流较大、生产时间较长、成本较高的问题。氧化层制备方法包括如下步骤：对硅衬底进行清洗以及去除自然氧化层；采用氧化工艺在硅衬底上形成氧化层；使用光刻技术在氧化层表面形成光刻图形；利用刻蚀在氧化层上形成凹槽结构。降低暗电流的氧化层复合结构包括层叠布置的硅衬底和氧化层，氧化层上有一个凹槽结构。本发明的制备方法制备的氧化层及复合结构生产时间较短、暗电流较小。

公开(公告)号：CN113314423B

公开(公告)日：2022-10-25

申请号：CN202110482059.9

申请日：2021-04-30

申请人： 中国科学院微电子研究所

发明人： 李永亮 ,  程晓红 ,  赵飞 ,  马雪丽 ,  杨红 ,  王晓磊 ,  罗军 ,  王文武

IPC分类号： H01L21/336 ,  H01L29/06 ,  H01L29/78

摘要： 本发明公开了一种半导体器件的制造方法，涉及半导体技术领域，用于确保形成在不同类区域上的鳍式场效应晶体管具有不同阈值电压的情况下，减少各鳍式场效应晶体管所包括的沟道区中的缺陷。所述制造方法包括：提供一基底；基底上形成有介质层，基底具有多类区域；在介质层位于每类区域上的部分内分别开设凹槽，并在位于每类区域上的凹槽内形成相应材质的半导体材料层；位于不同类区域上的半导体材料层为相应类的阈值调控层；去除介质层，并至少刻蚀半导体材料层和基底，以在每类区域上均形成沿第一方向延伸的鳍状结构；基于每一鳍状结构，在每类区域上均形成鳍式场效应晶体管，以使得位于不同类区域上的鳍式场效应晶体管具有不同的阈值电压。

公开(公告)号：CN111463217A

公开(公告)日：2020-07-28

申请号：CN202010272104.3

申请日：2020-04-09

申请人： 中国科学院微电子研究所

发明人： 段佳辉 ,  王文武 ,  项金娟 ,  马雪丽 ,  王晓磊 ,  李永亮

IPC分类号： H01L27/11568 ,  H01L27/11578

摘要： 本发明公开了一种电荷捕获型存储器及其制作方法，该电荷捕获型存储器包括第一衬底，该第一衬底上的源区和漏区以及源区和漏区之间的应变硅沟道，该应变硅沟道具备应力，由于该沟道采用该应变硅材料，因此，在沟道引入了应力，应力的引入可以提高该器件的迁移率，从而提高该沟道开启时载流子的平均能量，获得更高的隧穿概率，从而等效于器件捕获了更多的电荷，进而提高了器件的可靠性。

公开(公告)号：CN108172546B

公开(公告)日：2020-06-23

申请号：CN201711406267.0

申请日：2017-12-22

申请人： 中国科学院微电子研究所

发明人： 马雪丽 ,  王晓磊 ,  王文武

IPC分类号： H01L21/8234 ,  B82Y30/00

摘要： 本发明公开了一种CMOS堆叠纳米线的制造方法，包括：提供半导体衬底，包括N阱区和P阱区；在半导体衬底上制备堆叠纳米线，包括：N阱区的第一堆叠纳米线和P阱区的第二堆叠纳米线；在第一堆叠纳米线上沉积半导体薄膜，半导体衬底的第一半导体材料与半导体薄膜的第二半导体材料不相同；对第一堆叠纳米线进行氧化和退火，并且去除氧化物，促使半导体薄膜中的半导体原子扩散进入第一堆叠纳米线，形成目标第一纳米线；在第二堆叠纳米线和目标第一纳米线上沉积栅电极材料。用以解决现有技术中在硅衬底上制备的CMOS纳米线中PMOS空穴迁移率低，N管和P管不对称的技术问题。实现了在半导体衬底上制备与衬底不同材料纳米线的方法。

公开(公告)号：CN109950153A

公开(公告)日：2019-06-28

申请号：CN201910177053.3

申请日：2019-03-08

申请人： 中国科学院微电子研究所

发明人： 李永亮 ,  马雪丽 ,  王晓磊 ,  杨红 ,  李超雷 ,  王文武

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/32

摘要： 本申请提供了一种半导体结构与其制作方法。该制作方法包括；在衬底的表面上设置缺陷层，缺陷层的材料与衬底的材料不同且缺陷层中包括晶体缺陷；在缺陷层的裸露表面上设置缺陷消除层，缺陷消除层包括多个叠置的量子阱，各量子阱包括至少两个结构层，量子阱中与衬底距离最大的结构层的材料与衬底的材料不同；在缺陷消除层的裸露表面上设置包括导电沟道层的沟道结构，缺陷层的材料包括导电沟道层的材料的至少部分元素，与衬底的材料不同的结构层的材料包括导电沟道层的材料的至少部分元素。该方法使得导电沟道层在较大的厚度范围内均不会产生缺陷，从而降低了导电沟道中的缺陷的数量，进一步保证了器件具有良好的性能。

公开(公告)号：CN102376625B

公开(公告)日：2014-03-19

申请号：CN201010250728.1

申请日：2010-08-11

申请人： 中国科学院微电子研究所

发明人： 王文武 ,  赵超 ,  王晓磊 ,  陈大鹏

IPC分类号： H01L21/768 ,  H01L23/52

摘要： 本发明公开了一种半导体器件及其制造方法，通过在形成源/漏区或其上的提升区之后，形成包括纳米级的催化金属颗粒以及其上的碳纳米管的接触结构，纳米级的催化金属颗粒一方面有诱导碳纳米管生长的作用外，另一方面还可以起到减小接触孔中接触塞与源/漏区的接触电阻的作用，进而降低器件的接触电阻，而且碳纳米管本身具有高导电性，这大大降低了接触的体电阻，从而降低器件的寄生电阻。

公开(公告)号：CN103545182A

公开(公告)日：2014-01-29

申请号：CN201210241699.1

申请日：2012-07-12

申请人： 中国科学院微电子研究所

发明人： 韩锴 ,  王晓磊 ,  王文武 ,  杨红 ,  马雪丽

IPC分类号： H01L21/28

CPC分类号： H01L21/823842 ,  H01L21/28079

摘要： 本发明实施例公开了一种低功函数金属栅形成方法，该方法包括：提供衬底；在衬底上生长界面层薄膜；在界面层薄膜上生长高K栅介质层；在高K栅介质层上沉积金属栅功函数层；在金属栅功函数层上沉积功函数调节层；在功函数调节层上沉积填充金属，并进行热处理；进行一次热退火处理和/或二次热退火处理，其中，所述一次热退火处理在生长高K栅介质层完成后进行，所述二次热退火处理在沉积金属栅功函数层完成后进行。通过本发明实施例所提供的技术方案，可以有效增强调节层低功函数金属对于功函数的调节能力，从而实现CMOS器件在低漏电流情况下的低阈值电压。

公开(公告)号：CN103531540A

公开(公告)日：2014-01-22

申请号：CN201210228598.0

申请日：2012-07-02

申请人： 中国科学院微电子研究所

发明人： 韩锴 ,  王晓磊 ,  王文武 ,  杨红 ,  马雪丽

IPC分类号： H01L21/8238 ,  H01L21/28 ,  H01L21/265

CPC分类号： H01L21/823437 ,  H01L21/82345

摘要： 本发明提供了一种具有双功函数金属栅的CMOS晶体管的制造方法，其中，在不同MOS区域，形成不同厚度的栅极材料，然后，将金属铝作为调节功函数的金属引入，通过退火工艺，利用Al停留在栅极层可以获得较低功函数、进入栅绝缘层可以获得较高功函数的特点，实现了CMOS晶体管的双功函数金属栅，简化了双功函数晶体管的集成工艺。