-
公开(公告)号：CN113053764A
公开(公告)日：2021-06-29
申请号：CN202110102885.6
申请日：2021-01-26
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/66
摘要： 本公开涉及用于检查图案缺陷的方法。在一种用于检查图案缺陷的方法中，在底层之上形成多个图案。多个图案彼此电隔离。用电子束扫描多个图案的一部分以使多个图案带电。获得从多个图案的经扫描部分发射的二次电子的强度。搜索多个图案中的显示出与多个图案中的其他图案不同的二次电子的强度的一个或多个图案。
-
公开(公告)号：CN113035786A
公开(公告)日：2021-06-25
申请号：CN202011116630.7
申请日：2020-10-19
申请人： 台湾积体电路制造股份有限公司
摘要： 公开一种半导体结构及其制造方法。半导体结构包括第一衬底、封装、第二衬底以及盖。封装贴合到第一衬底的第一侧。第二衬底贴合到第一衬底的第二侧。盖连接到第一衬底及第二衬底。盖包括：环形部，位于第一衬底的第一侧之上。环形部及第一衬底界定空间且封装容纳在空间中。盖还包括：多个外悬部，从环形部的隅角侧壁朝第二衬底延伸，以覆盖第一衬底的隅角侧壁。
-
公开(公告)号：CN115881688A
公开(公告)日：2023-03-31
申请号：CN202210707612.9
申请日：2022-06-21
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L23/528 , H01L23/522
摘要： 方法包括：在第一晶圆上形成第一介电层；以及形成穿透第一介电层的第一接合焊盘。第一晶圆包括第一半导体衬底，并且第一接合焊盘与第一半导体衬底的第一表面接触。方法还包括：在第二晶圆上形成第二介电层；以及形成延伸至第二介电层中的第二接合焊盘。第二晶圆包括第二半导体衬底。将第一晶圆锯切成多个管芯，第一接合焊盘位于多个管芯中的第一管芯中。第一接合焊盘接合至第二接合焊盘。本申请的实施例还涉及封装件及其形成方法。
-
公开(公告)号：CN102332448B
公开(公告)日：2013-11-06
申请号：CN201110199199.1
申请日：2011-07-12
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L23/544 , H01L21/762
CPC分类号： G03F9/7084 , G03F9/7076 , G03F9/708 , H01L21/76229
摘要： 本发明提供一种半导体结构及半导体结构的制造方法。在一实施例中，半导体结构包含具有组件区与对准区的基材；位于对准区中且具有第一深度D1的第一浅沟渠隔离(STI)特征；位于组件区中且具有第二深度D2的第二STI特征；具有图案化特征的对准标记，其中图案化特征是覆盖在对准区中的第一STI特征之上；以及形成在组件区中的主动区之上的栅极堆叠。
-
公开(公告)号：CN114649206A
公开(公告)日：2022-06-21
申请号：CN202110387374.3
申请日：2021-04-09
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/311 , H01L21/3213
摘要： 本公开涉及制造半导体器件的方法。在形成图案的方法中，在底层之上形成第一图案，该第一图案包括主图案和横向突起，该横向突起的厚度小于主图案的厚度的25％；在第一图案之上形成硬掩模层；执行平坦化操作，以在不暴露横向突起的情况下暴露第一图案；通过在横向突起被硬掩模层覆盖的同时去除第一图案，来形成硬掩模图案；并且使用硬掩模图案作为蚀刻掩模，来图案化底层。
-
公开(公告)号：CN107068542B
公开(公告)日：2022-01-07
申请号：CN201611202278.2
申请日：2016-12-23
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/02
摘要： 本发明的实施例公开了一种制造半导体器件的方法。该方法包括：在衬底上方形成辐射可去除材料(RRM)层并且通过将RRM层的第一部分暴露于辐射束来去除衬底的第一区域中的RRM层的第一部分。在去除第一区域中的RRM层的第一部分之后，保留衬底的第二区域中的RRM层的第二部分。该方法还包括在衬底的第二区域中的RRM层的第二部分上方形成选择性形成层(SFL)以及在衬底的第一区域上方形成材料层。
-
公开(公告)号：CN110473842A
公开(公告)日：2019-11-19
申请号：CN201910384743.6
申请日：2019-05-09
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L23/31 , H01L23/498 , H01L25/07 , H01L21/60
摘要： 本公开提供一种芯片封装结构，其包含基板、第一芯片结构和第二芯片结构、保护层、第一抗翘曲凸块以及导电凸块。基板具有第一表面和与第一表面相反的第二表面，第一芯片结构和第二芯片结构设置在第一表面上，保护层在第一表面上并且围绕第一芯片结构和第二芯片结构，保护层的一部分位于第一芯片结构和第二芯片结构之间，第一抗翘曲凸块在第二表面上并且延伸穿过保护层的上述部分。导电凸块在第二表面上并且电连接到第一芯片结构或第二芯片结构，第一抗翘曲凸块比导电凸块宽。
-
公开(公告)号：CN107068542A
公开(公告)日：2017-08-18
申请号：CN201611202278.2
申请日：2016-12-23
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/02
CPC分类号： H01L21/02172 , H01L21/02118 , H01L21/3105 , H01L21/311 , H01L21/32 , H01L21/02266 , H01L21/0231
摘要： 本发明的实施例公开了一种制造半导体器件的方法。该方法包括：在衬底上方形成辐射可去除材料(RRM)层并且通过将RRM层的第一部分暴露于辐射束来去除衬底的第一区域中的RRM层的第一部分。在去除第一区域中的RRM层的第一部分之后，保留衬底的第二区域中的RRM层的第二部分。该方法还包括在衬底的第二区域中的RRM层的第二部分上方形成选择性形成层(SFL)以及在衬底的第一区域上方形成材料层。
-
公开(公告)号：CN106483772A
公开(公告)日：2017-03-08
申请号：CN201510860745.X
申请日：2015-11-30
申请人： 台湾积体电路制造股份有限公司
IPC分类号： G03F7/20
CPC分类号： G03F7/70866 , G03F7/70925
摘要： 一种微影术系统及其使用方法，微影术系统包括一负载锁定腔室，此负载锁定腔室包括配置用以接收遮罩的开口；曝光模块，其配置用以经由使用遮罩，使半导体晶圆曝露于光源；及清洗模块，其嵌入在此微影术工具内，此清洗模块配置用以自遮罩清洗碳粒子。本发明内容可提供一种用于高级微影术技术中，保持遮罩干净且无缺陷的方法。此方法所形成的干净无缺陷遮罩，可提升微影术工艺的良率与精准度。
-
公开(公告)号：CN102332448A
公开(公告)日：2012-01-25
申请号：CN201110199199.1
申请日：2011-07-12
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L23/544 , H01L21/762
CPC分类号： G03F9/7084 , G03F9/7076 , G03F9/708 , H01L21/76229
摘要： 本发明提供一种半导体结构及半导体结构的制造方法。在一实施例中，半导体结构包含具有组件区与对准区的基材；位于对准区中且具有第一深度D1的第一浅沟渠隔离(STI)特征；位于组件区中且具有第二深度D2的第二STI特征；具有图案化特征的对准标记，其中图案化特征是覆盖在对准区中的第一STI特征之上；以及形成在组件区中的主动区之上的栅极堆叠。
-
-
-
-
-
-
-
-
-
搜索结果
15 条记录 (耗时 0.04 秒)
