-
公开(公告)号：CN119495578A
公开(公告)日：2025-02-21
申请号：CN202411148966.X
申请日：2024-08-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/56 , H01L21/48 , H01L23/31 , H01L23/367 , H01L23/52
Abstract: 本申请的实施例提供了一种集成电路封装结构及其制造方法。制造集成电路封装结构的方法包括将顶部管芯接合到底部管芯，在顶部管芯上沉积第一介电衬垫，以及在第一介电衬垫上沉积间隙填充层。间隙填充层的第一热导率值高于氧化硅的第二热导率值。该方法还包括蚀刻间隙填充层和第一介电衬垫以形成贯穿开口，其中底部管芯中的金属焊盘暴露于贯穿开口，沉积衬垫贯穿开口的第二介电衬垫，用导电材料填充贯穿开口以形成连接到金属焊盘的穿通孔，以及形成再分布结构，再分布结构在顶部管芯和穿通孔上方并电连接到顶部管芯和穿通孔。
-
公开(公告)号：CN109860100B
公开(公告)日：2021-09-03
申请号：CN201811200185.5
申请日：2018-10-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/528
Abstract: 一般而言，本发明实施例提供涉及诸如金属接触件、通孔、线等的导电部件的示例性实施例以及用于形成这些导电部件的方法。在实施例中，沿着侧壁形成阻挡层。沿着侧壁回蚀刻阻挡层的部分。在回蚀刻阻挡层的部分之后，沿着侧壁平滑阻挡层的上部。沿着阻挡层和在阻挡层的平滑的上部上方形成导电材料。本发明实施例涉及导电部件形成和结构。
-
公开(公告)号：CN113161321A
公开(公告)日：2021-07-23
申请号：CN202110255869.0
申请日：2021-03-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L27/088 , H01L21/768 , H01L21/8234
Abstract: 本发明描述了用于形成配置为防止外扩散的钴原子迁移至上部金属化层中的覆盖层的方法。在一些实施例中，方法包括：在包括钌的无衬垫导电结构上沉积钴扩散阻挡层，其中，沉积钴扩散阻挡层包括形成与无衬垫导电结构自对准的钴扩散阻挡层。方法还包括：在钴扩散阻挡层上沉积具有蚀刻停止层和介电层的堆叠件；以及在堆叠件中形成开口以暴露钴扩散阻挡层。最后，方法包括：在钴扩散阻挡层上形成导电结构。本申请的实施例还涉及半导体结构和形成半导体结构的方法。
-
公开(公告)号：CN109860100A
公开(公告)日：2019-06-07
申请号：CN201811200185.5
申请日：2018-10-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/528
Abstract: 一般而言，本发明实施例提供涉及诸如金属接触件、通孔、线等的导电部件的示例性实施例以及用于形成这些导电部件的方法。在实施例中，沿着侧壁形成阻挡层。沿着侧壁回蚀刻阻挡层的部分。在回蚀刻阻挡层的部分之后，沿着侧壁平滑阻挡层的上部。沿着阻挡层和在阻挡层的平滑的上部上方形成导电材料。本发明实施例涉及导电部件形成和结构。
-
公开(公告)号：CN113161321B
公开(公告)日：2024-10-15
申请号：CN202110255869.0
申请日：2021-03-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L27/088 , H01L21/768 , H01L21/8234
Abstract: 本发明描述了用于形成配置为防止外扩散的钴原子迁移至上部金属化层中的覆盖层的方法。在一些实施例中，方法包括：在包括钌的无衬垫导电结构上沉积钴扩散阻挡层，其中，沉积钴扩散阻挡层包括形成与无衬垫导电结构自对准的钴扩散阻挡层。方法还包括：在钴扩散阻挡层上沉积具有蚀刻停止层和介电层的堆叠件；以及在堆叠件中形成开口以暴露钴扩散阻挡层。最后，方法包括：在钴扩散阻挡层上形成导电结构。本申请的实施例还涉及半导体结构和形成半导体结构的方法。
-
Patent Agency Ranking
公开(公告)号：CN113299743B
公开(公告)日：2024-04-05
申请号：CN202110034048.4
申请日：2021-01-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/40 , H01L29/417 , H01L29/78 , H01L21/336
Abstract: 方法包括提供结构，该结构包括：半导体衬底，位于半导体衬底上方的外延源极/漏极部件，以及位于外延源极/漏极部件上方的一个或多个介电层；在一个或多个介电层中蚀刻孔，以暴露外延源极/漏极部件的部分；在外延源极/漏极部件的部分上方形成硅化物层；在硅化物层上方形成导电阻挡层；以及对至少导电阻挡层应用等离子体清洁工艺，其中等离子体清洁工艺使用包括N2气体和H2气体的气体混合物，并且在至少300℃的温度下执行。本申请的实施例还涉及制造半导体器件的方法及半导体器件。
-
公开(公告)号：CN114883262A
公开(公告)日：2022-08-09
申请号：CN202210237868.8
申请日：2022-03-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开提出一种半导体装置。一或多个半导体工艺工具可形成金属盖于金属栅极上。一或多个半导体工艺工具可形成一或多个介电层于金属盖上。一或多个半导体工艺工具可形成凹陷至一或多个介电层中的金属盖。一或多个半导体工艺工具可由下至上沉积金属材料于金属盖上，以形成金属插塞于凹陷中并直接位于金属盖上。
-
公开(公告)号：CN109841562A
公开(公告)日：2019-06-04
申请号：CN201810916369.5
申请日：2018-08-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/336
Abstract: 本发明实施例一般关于形成连续的黏着层以用于接点插塞的技术。方法包括形成开口，其穿过介电层至基板上的主动区。方法包括沿着开口侧壁进行第一等离子体处理。方法包括进行原子层沉积工艺，以沿着开口侧壁形成金属氮化物层。原子层沉积工艺包括多个循环。每一循环包括使前驱物流入，以沿着开口侧壁形成金属单层，以及进行第二等离子体处理，以氮处理金属单层。方法包括沉积导电材料于开口中的金属氮化物层上，以形成导电结构。
-
公开(公告)号：CN119943804A
公开(公告)日：2025-05-06
申请号：CN202510063619.5
申请日：2025-01-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L21/60
Abstract: 提供一种堆叠结构。堆叠结构包括第一管芯和堆叠于第一管芯上的第二管芯。第一管芯包括第一衬底和位于第一衬底上方的第一接合结构。第二管芯包括第二衬底和位于第二衬底上方的第二接合结构。第一和第二管芯透过键合的第一和第二接合结构接合。键合的第一和第二接合结构包括具有均相核垫和围绕均相核垫的扣锁图案的融合接合垫。
-
公开(公告)号：CN119601552A
公开(公告)日：2025-03-11
申请号：CN202411272125.X
申请日：2024-09-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/373 , H01L23/367 , H01L23/31 , H01L23/29 , H01L23/52 , H01L21/56 , H01L21/48 , H01L21/60
Abstract: 在实施例中，器件包括：下部集成电路管芯；上部集成电路管芯，利用电介质至电介质接合区域并且利用金属至金属接合区域接合至下部集成电路管芯；第一缓冲层，位于上部集成电路管芯周围，第一缓冲层包括具有第一热导率的缓冲材料，缓冲材料具有柱状晶体结构，柱状晶体结构包括在远离下部集成电路管芯延伸的方向上具有基本上均匀取向的晶体柱；以及间隙填充电介质，位于第一缓冲层上方和上部集成电路管芯周围，间隙填充电介质具有第二热导率，第一热导率大于第二热导率。本申请的一些实施例还涉及半导体器件及其形成方法。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.028 seconds)
