-
公开(公告)号：CN111261518B
公开(公告)日：2023-04-25
申请号：CN201910531792.8
申请日：2019-06-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/768 , C23C16/50 , C23C16/42 , C23C16/04
Abstract: 本公开涉及鳍式场效应晶体管器件及其形成方法。一种形成半导体器件的方法包括：在栅极结构的相对侧上形成源极/漏极区域，其中栅极结构位于鳍之上并且被第一电介质层围绕；在第一电介质层中形成开口以暴露源极/漏极区域；使用等离子体增强化学气相沉积(PECVD)工艺选择性地在源极/漏极区域上的开口中形成硅化物区域；以及用导电材料填充开口。
-
公开(公告)号：CN114883262A
公开(公告)日：2022-08-09
申请号：CN202210237868.8
申请日：2022-03-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开提出一种半导体装置。一或多个半导体工艺工具可形成金属盖于金属栅极上。一或多个半导体工艺工具可形成一或多个介电层于金属盖上。一或多个半导体工艺工具可形成凹陷至一或多个介电层中的金属盖。一或多个半导体工艺工具可由下至上沉积金属材料于金属盖上，以形成金属插塞于凹陷中并直接位于金属盖上。
-
公开(公告)号：CN109841565B
公开(公告)日：2021-11-30
申请号：CN201811292809.0
申请日：2018-11-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/8234 , H01L23/532 , H01L27/088
Abstract: 通常，本发明实施例提供了涉及诸如金属接触件、通孔、线等的导电部件的示例实施例以及用于形成这些导电部件的方法。在方法实施例中，在半导体衬底上形成介电层。半导体衬底具有源极/漏极区。形成穿过介电层至源极/漏极区的开口。通过相同的等离子体增强化学汽相沉积(PECVD)工艺在源极/漏极区上形成硅化物区，并且沿着介电层的侧壁在开口中形成阻挡层。
-
公开(公告)号：CN109841565A
公开(公告)日：2019-06-04
申请号：CN201811292809.0
申请日：2018-11-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/8234 , H01L23/532 , H01L27/088
Abstract: 通常，本发明实施例提供了涉及诸如金属接触件、通孔、线等的导电部件的示例实施例以及用于形成这些导电部件的方法。在方法实施例中，在半导体衬底上形成介电层。半导体衬底具有源极/漏极区。形成穿过介电层至源极/漏极区的开口。通过相同的等离子体增强化学汽相沉积(PECVD)工艺在源极/漏极区上形成硅化物区，并且沿着介电层的侧壁在开口中形成阻挡层。
-
公开(公告)号：CN115332159A
公开(公告)日：2022-11-11
申请号：CN202210687975.0
申请日：2022-06-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/532
Abstract: 本发明提出一种集成电路装置的形成方法及半导体装置。在凹陷中形成内连线结构之前，在凹陷中的侧壁厚度的一部分中形成阻挡层。通过基于等离子体的沉积操作在侧壁的部分厚度中形成阻挡层，其中前驱物与富硅表面反应以形成阻挡层。阻挡层形成在侧壁的部分厚度中，因为前驱物由于等离子体处理而消耗侧壁的富硅表面的一部分。这使得阻挡层能够以这样的方式形成，使阻挡层造成在凹陷中的剖面宽度减小最小化，同时使阻挡层能够用于促进凹陷中的粘着性。
-
Patent Agency Ranking
公开(公告)号：CN110323205A
公开(公告)日：2019-10-11
申请号：CN201810823819.6
申请日：2018-07-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L29/78 , H01L21/336
Abstract: 本发明实施例大体提供了涉及诸如金属接触件、通孔、线等的导电部件以及用于形成这些导电部件的方法的示例实施例。在实施例中，一种半导体结构包括位于衬底上方的第一介电层、位于第一介电层中的第一导电部件、位于第一介电层上方的第二介电层、位于第二介电层中的第二导电部件以及设置在第一导电部件和第二导电部件之间的阻挡区。第二导电部件设置在第二介电层的第一侧壁和第二介电层的第二侧壁之间且邻接第一侧壁和第二侧壁。阻挡区至少从第二介电层的第一侧壁横向延伸至第二介电层的第二侧壁。本发明实施例还提供另一种半导体结构和一种形成半导体结构的方法。
-
公开(公告)号：CN109727869A
公开(公告)日：2019-05-07
申请号：CN201810272560.0
申请日：2018-03-29
Applicant: 台湾积体电路制造股份有限公司
Inventor： 沈香谷 , 鄞金木 , 萧琮介 , 庄家霖 , 游力蓁 , 陈殿豪 , 王士玮 , 余德伟 , 陈建豪 , 卢柏全 , 李志鸿 , 徐志安 , 洪敏修 , 黄鸿仪 , 周俊诚 , 庄英良 , 黄彦钧 , 彭治棠 , 赵晟博 , 陈燕铭
IPC: H01L21/336 , H01L21/28 , H01L29/417
Abstract: 根据本公开一些实施例，提供半导体装置结构的制造方法。上述方法包含形成鳍结构于基底上。上述方法亦包含形成栅极结构于鳍结构上。上述方法还包含形成鳍间隙物于鳍结构的侧壁上，及形成栅极间隙物于栅极结构的侧壁上。此外，上述方法包含形成源/漏极结构于鳍结构上，及沉积虚置材料层以覆盖源/漏极结构。上述方法亦包含移除虚置材料层以露出源/漏极结构及鳍间隙物。上述方法还包含形成硅化物层于源/漏极结构及鳍间隙物上，且形成接触物于硅化物层上。虚置材料层包含锗、非晶硅或旋涂碳。
-
公开(公告)号：CN118824943A
公开(公告)日：2024-10-22
申请号：CN202410195968.8
申请日：2024-02-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/485
Abstract: 本申请提供了具有降低的R/C的接触插塞及其形成方法。一种方法，包括：在层间电介质的侧壁上形成接触间隔物，其中接触间隔物围绕接触开口；在开口中和源极/漏极区域上形成硅化物区域；沉积延伸到接触开口中的粘附层；以及执行处理工艺，使得对接触间隔物进行处理。处理工艺选自由氧化工艺、碳化工艺及其组合组成的组。该方法还包括在粘附层上方沉积金属阻挡物、沉积金属材料以填充接触开口、以及执行平坦化工艺以去除金属材料的位于层间电介质上方的多余部分。
-
公开(公告)号：CN110323205B
公开(公告)日：2021-09-03
申请号：CN201810823819.6
申请日：2018-07-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L29/78 , H01L21/336
Abstract: 本发明实施例大体提供了涉及诸如金属接触件、通孔、线等的导电部件以及用于形成这些导电部件的方法的示例实施例。在实施例中，一种半导体结构包括位于衬底上方的第一介电层、位于第一介电层中的第一导电部件、位于第一介电层上方的第二介电层、位于第二介电层中的第二导电部件以及设置在第一导电部件和第二导电部件之间的阻挡区。第二导电部件设置在第二介电层的第一侧壁和第二介电层的第二侧壁之间且邻接第一侧壁和第二侧壁。阻挡区至少从第二介电层的第一侧壁横向延伸至第二介电层的第二侧壁。本发明实施例还提供另一种半导体结构和一种形成半导体结构的方法。
-
公开(公告)号：CN110504170A
公开(公告)日：2019-11-26
申请号：CN201910085896.0
申请日：2019-01-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336
Abstract: 本公开实施例关于制作半导体结构的方法。方法包括提供具有栅极结构、栅极结构上的绝缘结构、以及源极/漏极区的基板。以第一化学气相沉积制程沉积钛硅化物层于源极/漏极区上。第一化学气相沉积制程包括第一氢气流。方法亦包括以第二化学气相沉积制程沉积氮化钛层于绝缘结构上。第二化学气相沉积制程包括第二氢气流。第一化学气相沉积制程与第二化学气相沉积制程在单一的反应腔室中进行，且第一氢气流的流速大于第二氢气流的流速。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.028 seconds)
