公开(公告)号：CN103698561B

公开(公告)日：2017-05-10

申请号：CN201310751716.0

申请日：2013-12-31

申请人： 威盛电子股份有限公司

发明人： 宫振越 ,  张文远 ,  陈伟政

IPC分类号： G01R1/067

CPC分类号： G01R1/07314 ,  G01R1/07378

摘要： 本发明公开一种探针卡，包括一电路板、一转接板、一探针头以及一加强结构。转接板配置在电路板上，且转接板包括一本体、多个第一焊球以及多个第一接点。本体具有一第一表面以及一第二表面，其中第一表面位在电路板以及第二表面之间。这些第一焊球配置在第一表面，这些第一接点配置在第二表面。探针头配置在第二表面。探针头电连接至这些第一接点，且经由这些第一焊球电连接至电路板。加强结构配置在探针头以及电路板之间。

公开(公告)号：CN101819957B

公开(公告)日：2012-02-08

申请号：CN201010151056.9

申请日：2010-04-19

申请人： 威盛电子股份有限公司

发明人： 张文远

IPC分类号： H01L23/488 ,  H01L23/12

CPC分类号： H01L2224/10 ,  H01L2224/73204

摘要： 一种晶片封装结构及封装基板，该晶片封装结构，适于放置在一承载器上且包括一封装基板及一晶片。封装基板包括一叠合层、一图案化导电层、一防焊层、至少一外部接垫及一垫高图案。图案化导电层配置于叠合层的一第一表面上且具有至少一内部接垫。防焊层配置于第一表面上且具有至少一暴露出内部接垫的开口。外部接垫配置于防焊层上，位于开口内并与内部接垫连接。垫高图案配置于防焊层上且其相对于第一表面的高度大于外部接垫相对于第一表面的高度。当封装基板经由垫高图案放置在承载器上时，外部接垫不接触承载器。晶片位于叠合层的一第二表面，且电性连接至封装基板。本发明可提升晶片组装至封装基板后的可靠度。

公开(公告)号：CN102074509A

公开(公告)日：2011-05-25

申请号：CN201010524639.1

申请日：2010-10-26

申请人： 威盛电子股份有限公司

发明人： 张文远 ,  陈昱恺 ,  徐业奇 ,  李颖妮 ,  赖威志

IPC分类号： H01L23/00 ,  H01L23/488

CPC分类号： H01L2224/10

摘要： 本发明公开一种集成电路芯片封装体及实体层界面排列件。该集成电路封装体包括一集成电路芯片与一封装载板。集成电路芯片包括一基底及一配置在基底的一有源面上的集成电路层。集成电路层包括一第一实体层界面及一第二实体层界面。第一实体层界面包括多个第一凸块垫及多个分别电连接至这些第一凸块垫的内部垫。第二实体层界面包括多个第二凸块垫及多个分别电连接至这些第二凸块垫的内部垫。这些第二凸块垫为这些第一凸块垫相对于一垂直于有源面的第一几何平面的镜像，而这些第二内部垫为这些第一内部垫相对于第一几何平面的镜像。

公开(公告)号：CN100341124C

公开(公告)日：2007-10-03

申请号：CN200510053722.4

申请日：2005-03-10

申请人： 威盛电子股份有限公司

发明人： 张文远

IPC分类号： H01L21/50

CPC分类号： H01L21/568 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2924/14 ,  H01L2924/18162 ,  H01L2924/00 ,  H01L2924/00012

摘要： 本发明是有关于一种芯片置入式封装制程，先配置一支撑板于一贴带上。贴带具有至少一定位标记，其位于贴带的表面上。支撑板具有至少一芯片容纳孔。接着配置一芯片于贴带上并使芯片位于芯片容纳孔内。芯片具有多个接合垫，其配置于芯片朝向贴带的表面上。之后形成贯穿贴带的多个贯孔在贴带上以暴露出接合垫。接着填入导电物质于贯孔内以形成多个导电孔道。导电孔道分别连接于接合垫。最后形成一多层内连线结构于贴带未配置芯片的表面上。多层内连线结构具有一内部线路，其连接于导电孔道。内部线路具有多个金属垫，其位于多层内连线结构的较远离贴带的表面。

公开(公告)号：CN1767184A

公开(公告)日：2006-05-03

申请号：CN200510099151.8

申请日：2005-09-09

申请人： 威盛电子股份有限公司

发明人： 张文远 ,  杨智安

IPC分类号： H01L23/485 ,  H01L21/60

CPC分类号： H01L2224/04105 ,  H01L2224/19 ,  H01L2224/20 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/15311 ,  H01L2924/18162 ,  H01L2924/00012

摘要： 一种嵌入式封装结构(embedded package)，具有一封装基板、一待封装芯片、一绝缘层与一布线层。芯片的上表面具有至少一金属垫。此芯片嵌入封装基板内，并且，其上表面裸露于外。绝缘层覆盖于芯片上，并且具有至少一穿孔以暴露金属垫的上表面。布线层位于绝缘层上方。此布线层的底部具有一插塞填入穿孔内，以连接至金属垫。而此布线层的顶端具有一接触垫。本发明还提供一种芯片的封装方法。

公开(公告)号：CN1677629A

公开(公告)日：2005-10-05

申请号：CN200510053722.4

申请日：2005-03-10

申请人： 威盛电子股份有限公司

发明人： 张文远

IPC分类号： H01L21/50

CPC分类号： H01L21/568 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2924/14 ,  H01L2924/18162 ,  H01L2924/00 ,  H01L2924/00012

摘要： 本发明是有关于一种芯片置入式封装制程，先配置一支撑板于一贴带上。贴带具有至少一定位标记，其位于贴带的表面上。支撑板具有至少一芯片容纳孔。接着配置一芯片于贴带上并使芯片位于芯片容纳孔内。芯片具有多个接合垫，其配置于芯片朝向贴带的表面上。之后形成贯穿贴带的多个贯孔在贴带上以暴露出接合垫。接着填入导电物质于贯孔内以形成多个导电孔道。导电孔道分别连接于接合垫。最后形成一多层内连线结构于贴带未配置芯片的表面上。多层内连线结构具有一内部线路，其连接于导电孔道。内部线路具有多个金属垫，其位于多层内连线结构的较远离贴带的表面。

公开(公告)号：CN114496971A

公开(公告)日：2022-05-13

申请号：CN202210037841.4

申请日：2022-01-13

申请人： 威盛电子股份有限公司

发明人： 张文远 ,  徐业奇 ,  林高田

IPC分类号： H01L23/495

摘要： 本发明公开一种封装基板、芯片封装体及集成电路芯片，其中该封装基板具有一基板面及位于基板面的一芯片区。封装基板包括多个线路层、多个导电孔道及多个字节区排。这些线路层依序间隔地配置在基板面的下方。这些线路层的每一个具有多个走线。这些导电孔道的每一个连接这些线路层的至少两个。这些字节区排从芯片区的边缘朝向芯片区的中央依序并排。这些字节区排的每一个包括多个排成一排的字节区，这些字节区的每一个包括多个接垫，且这些接垫由最靠近基板面的线路层所构成。越靠近芯片区的边缘的字节区排的这些字节区的这些接垫经由越靠近基板面的线路层的这些走线从芯片区的正下方延伸至芯片区外的正下方。

公开(公告)号：CN103698561A

公开(公告)日：2014-04-02

申请号：CN201310751716.0

申请日：2013-12-31

申请人： 威盛电子股份有限公司

发明人： 宫振越 ,  张文远 ,  陈伟政

IPC分类号： G01R1/067

CPC分类号： G01R1/07314 ,  G01R1/07378

摘要： 本发明公开一种探针卡，包括一电路板、一转接板、一探针头以及一加强结构。转接板配置在电路板上，且转接板包括一本体、多个第一焊球以及多个第一接点。本体具有一第一表面以及一第二表面，其中第一表面位在电路板以及第二表面之间。这些第一焊球配置在第一表面，这些第一接点配置在第二表面。探针头配置在第二表面。探针头电连接至这些第一接点，且经由这些第一焊球电连接至电路板。加强结构配置在探针头以及电路板之间。

公开(公告)号：CN1321452C

公开(公告)日：2007-06-13

申请号：CN01143624.7

申请日：2001-12-14

申请人： 威盛电子股份有限公司

发明人： 张文远

IPC分类号： H01L23/12 ,  H01L23/50 ,  H01L21/60 ,  H01L21/58

CPC分类号： H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49433 ,  H01L2924/15311 ,  H01L2924/00014

摘要： 本发明提供一种格状阵列(GA，grid array)封装体(package)及形成此种封装体的方法。这种封装体包含有一基板(substrate)，其具有一上表面与一下表面；在基板下则设有多个接触垫(contact pad)，依其排列的位置及方式可分为三群：一中央阵列(center array of contact pads)，其中二最相邻的接触垫相距一第一距离；一外阵列(outer array of contact pads)，其中二最相邻的接触垫相距一第二距离；以及一中间接触垫群(middle group of contact pads)，包含有至少一接地接触垫，用来提供该封装体电连接至地端(ground)的途径；而这三群接触垫相互之间的关系为：中间接触垫群是设于中央阵列及外阵列之间，中间接触垫群与中央阵列相距一第三距离，外阵列与中间接触垫群相距一第四距离，而第三距离及第四距离均大于第一距离及第二距离。

公开(公告)号：CN118588575A

公开(公告)日：2024-09-03

申请号：CN202410729155.2

申请日：2024-06-06

申请人： 威盛电子股份有限公司

发明人： 张文远 ,  陈伟政 ,  宫振越

IPC分类号： H01L21/60 ,  H01L21/48 ,  H01L23/48 ,  H01L23/538 ,  H01L23/482 ,  H01L23/485

摘要： 本发明公开一种电子封装体的制作方法及电子封装体，其中电子封装体的制作方法包括以下步骤。形成一第一界面介电层以覆盖多个第一导电孔道及多个第二导电孔道的侧面。将多个芯片直接接合这些第一导电孔道及这些第二导电孔道。形成一基础介电层以填满相邻二这些芯片之间的缝隙。将一桥元件直接接合这些第一导电孔道，使得桥元件与相邻的这些芯片分别局部重叠。形成一第二界面介电层及多个第三导电孔道在第一界面介电层及桥元件上。形成一重布线路结构在第二界面介电层及这些第三导电孔道上。形成多个导电凸块在重布线路结构上。