公开(公告)号：CN100459160C

公开(公告)日：2009-02-04

申请号：CN200510076386.5

申请日：2005-06-10

Applicant: 富士通微电子株式会社

Inventor： 田村直义 ,  岛宗洋介 ,  畑田明良 ,  片上朗 ,  岛昌司

IPC: H01L29/78

Abstract: 一种半导体器件，包括：栅电极，经由栅极绝缘膜形成在与沟道区域对应的硅衬底上；p型源极和漏极区域，形成在栅电极上的侧壁绝缘膜各外侧的硅衬底中；一对SiGe混晶区域，形成在侧壁绝缘膜各外侧的硅衬底中且与硅衬底为外延关系，以便分别被源极区域和漏极区域围绕，每个所述SiGe混晶区域生长到栅极绝缘膜和硅衬底之间的栅极绝缘膜界面的水平面之上的水平面，其中在SiGe混晶区域的各上表面上设置压应力膜。

公开(公告)号：CN101162734B

公开(公告)日：2010-05-19

申请号：CN200710008175.7

申请日：2007-01-26

Applicant: 富士通微电子株式会社

Inventor： 田村直义

IPC: H01L29/78 ,  H01L27/092 ,  H01L21/336 ,  H01L21/8238

Abstract: 一种能够利用低成本的结构改进MOSFET运行速度的半导体器件以及该半导体器件的制造方法。该方法包括形成覆盖MOSFET的源极、漏极、侧壁绝缘层和栅极的应力膜的步骤，以及在所述应力膜中形成从所述应力膜的表面朝向所述侧壁绝缘层延伸的缝隙的步骤；其中，将所述侧壁绝缘层形成为L形；将所述缝隙形成为靠近所述L形侧壁绝缘层的弯折部延伸。这样，通过所述缝隙抑制了源极和漏极上的应力膜中的局部应力分量可能会由于栅极上的应力膜中的局部应力分量而减小的情形。

公开(公告)号：CN100472804C

公开(公告)日：2009-03-25

申请号：CN200510092181.6

申请日：2005-08-22

Applicant: 富士通微电子株式会社

Inventor： 田村直义 ,  川村和郎 ,  片上朗

IPC: H01L29/78 ,  H01L27/092 ,  H01L21/336 ,  H01L21/8238

CPC classification number: H01L21/823814 ,  H01L21/76804 ,  H01L21/76805 ,  H01L21/76843 ,  H01L21/76864 ,  H01L21/823807 ,  H01L23/485 ,  H01L29/165 ,  H01L29/41766 ,  H01L29/665 ,  H01L29/66636 ,  H01L29/66643 ,  H01L29/7843 ,  H01L29/7848 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 本发明提供一种p沟道MOS晶体管、半导体集成电路器件及其制造工艺。该p沟道MOS晶体管包括形成在硅衬底中栅极的各横向侧的p型源极区和漏极区，其中每个p型源极区和漏极区包括任一金属膜区和金属化合物膜区，它们作为内部积累压应力的压应力源。使用本发明，可以实现更大的压应力、相当大的空穴迁移，从而使MOS晶体管的运行速度大幅提高。

公开(公告)号：CN100521209C

公开(公告)日：2009-07-29

申请号：CN200610074465.7

申请日：2006-04-21

Applicant: 富士通微电子株式会社

Inventor： 大田裕之 ,  畑田明良 ,  岛宗洋介 ,  片上朗 ,  田村直义

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L29/7834 ,  H01L29/165 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7843 ,  H01L29/7848

Abstract: 一种半导体器件及其制造方法，其中形成有覆盖第一场效应晶体管和第二场效应晶体管的应力膜(4)，其具有多个开口，由这些开口部分地暴露该第一场效应晶体管和该第二场效应晶体管的各自起始区和终止区，该应力膜至少向从该第一场效应晶体管和该第二场效应晶体管的各自起始区附近延伸至终止区附近的区域施加应力，并将第一栅极(3A)沿基本垂直于第一绝缘层方向的高度设定为不同于第二栅极(3B)沿基本垂直于第二绝缘层方向的高度。

公开(公告)号：CN101777516A

公开(公告)日：2010-07-14

申请号：CN201010002967.5

申请日：2005-06-15

Applicant: 富士通微电子株式会社

Inventor： 畑田明良 ,  片上朗 ,  田村直义 ,  岛宗洋介 ,  岛昌司 ,  大田裕之

IPC: H01L21/8238 ,  H01L21/336

CPC classification number: H01L29/6656 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823835 ,  H01L21/823842 ,  H01L21/823864 ,  H01L29/6653 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848 ,  Y10S438/933

Abstract: 一种半导体集成电路器件的制造方法，包括以下步骤：在第一栅电极图形和第二栅电极图形的各个侧壁表面上形成第一侧壁绝缘膜；在第一侧壁绝缘膜上形成第二侧壁绝缘膜；在第一和第二栅电极图形的横向两侧形成n型源极区和漏极区；于第一栅电极图形和第二栅电极图形的各个侧壁表面上形成第三侧壁绝缘膜；在源极区和漏极区下面形成互相分离并具有低杂质浓度水平的第一和第二缓冲扩散区；从第一和第二栅电极的侧壁表面除去第二和第三侧壁绝缘膜；在每个第一和第二栅电极上形成具有耐HF特性的第四侧壁绝缘膜；在第二栅电极的横向两侧形成第一和第二沟槽；及填充第二器件区中的第一和第二沟槽。

公开(公告)号：CN101114673B

公开(公告)日：2010-07-07

申请号：CN200610164669.X

申请日：2006-12-15

Applicant: 富士通微电子株式会社

Inventor： 岛宗洋介 ,  福田真大 ,  金永锡 ,  片上朗 ,  畑田明良 ,  田村直义 ,  大田裕之

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7848 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7833

Abstract: 本发明公开一种半导体器件及其制造方法。其中，通过外延生长方法在沟槽中形成P型第一SiGe混晶层以及形成P型第二SiGe混晶层。在所述第二SiGe混晶层上，形成P型第三SiGe混晶层。从该沟槽的底部至所述第一SiGe混晶层的最上表面的高度小于以硅衬底表面为基准的情况下的沟槽的深度。从该沟槽的底部至所述第二SiGe混晶层的最上表面的高度大于以硅衬底表面为基准的情况下的沟槽的深度。所述第一和第三SiGe混晶层中的Ge浓度低于所述第二SiGe混晶层中的Ge浓度。

公开(公告)号：CN101641792A

公开(公告)日：2010-02-03

申请号：CN200780051085.4

申请日：2007-02-22

Applicant: 富士通微电子株式会社

Inventor： 田村直义

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/8238 ,  H01L27/092

CPC classification number: H01L21/823807 ,  H01L21/823814 ,  H01L29/045 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/7843 ,  H01L29/7848

Abstract: 包括：硅衬底(10)，其具有沟道区域；栅电极(32)，其隔着栅极绝缘膜(26)形成在硅衬底(10)的沟道区域上；一对埋入半导体区域(58)，这些埋入半导体区域分别埋入在栅电极(32)两侧的硅衬底(10)的表面侧，并且一对埋入半导体区域对硅衬底(10)施加与硅衬底(10)的表面平行的第一方向的应力；以及应力源膜(48)，其与硅衬底(10)相接触地分别形成在沟道区域和一对埋入半导体区域(58)之间的硅衬底(10)上，并且应力源膜对硅衬底(10)施加与第一方向相反的第二方向的应力。由此能够大幅提高对MIS晶体管的工作速度产生较大影响的沟道区域端部处的载流子的注入速度，从而能够提高MIS晶体管的工作速度。

公开(公告)号：CN100470838C

公开(公告)日：2009-03-18

申请号：CN200510066856.X

申请日：2005-04-29

Applicant: 富士通微电子株式会社

Inventor： 岛宗洋介 ,  片上朗 ,  畑田明良 ,  岛昌司 ,  田村直义

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7848 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/02579 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/28518 ,  H01L21/30608 ,  H01L29/045 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/45 ,  H01L29/4975 ,  H01L29/518 ,  H01L29/665 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/7833 ,  Y10S257/90

Abstract: 一种半导体器件，包括：栅电极，其经由栅极绝缘膜在相应于沟道区域的硅衬底上形成；p型扩散区域的源极和漏极区域，形成在栅电极的侧壁绝缘膜的各自外侧处的硅衬底中；以及一对SiGe混合晶体区域，形成在侧壁绝缘膜各自外侧处的硅衬底中，与所述硅衬底具有外延关系；SiGe混合晶体区域由彼此面对的各个侧壁表面限定；其中，在每一个SiGe混合晶体区域中，侧壁表面由多个小平面限定，所述多个小平面相对于硅衬底的主要表面以互相不同角度而分别形成。