公开(公告)号：CN108257862A

公开(公告)日：2018-07-06

申请号：CN201711377353.3

申请日：2017-12-19

Applicant: 株式会社日立国际电气

Inventor： 小川有人 ,  桧山真

IPC: H01L21/285 ,  H01L21/67

CPC classification number: H01L21/02167 ,  C23C16/325 ,  C23C16/345 ,  C23C16/36 ,  C23C16/50 ,  H01L21/0217 ,  H01L21/67383 ,  H01L21/67389 ,  H01L21/67778 ,  H01L21/285 ,  H01L21/67011

Abstract: 本发明涉及半导体器件的制造方法、衬底处理装置及存储介质。本发明要解决的课题为提供能够形成耐漏电流性及耐蚀刻性高的电极侧壁的技术。为解决上述课题，提供具有下述工序的技术：将下述衬底搬入在腔室内构成的处理空间的工序，所述衬底具有栅电极、和在所述栅电极的侧面作为侧壁的一部分而构成的绝缘膜；和向所述处理空间供给含碳气体，在所述绝缘膜的表面上形成包含碳氮成分的耐蚀刻膜的工序。

公开(公告)号：CN103999198A

公开(公告)日：2014-08-20

申请号：CN201280062552.4

申请日：2012-11-01

Applicant: 株式会社日立国际电气

Inventor： 芦原洋司 ,  天野富大 ,  桧山真 ,  佐久间春信 ,  和田优一 ,  立野秀人

IPC: H01L21/316 ,  H01L21/336 ,  H01L21/8242 ,  H01L21/8247 ,  H01L27/108 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L21/02236 ,  H01L21/02164 ,  H01L21/02222 ,  H01L21/02255 ,  H01L21/02282 ,  H01L21/02326 ,  H01L21/02343 ,  H01L21/67017 ,  H01L21/67115 ,  H01L21/67207

Abstract: 具有以下工序：将形成有含硅膜的衬底收容于处理室内的工序；从气体供给部向处理室内供给气体而使处理室内成为大气压以上的压力的工序；和从处理液供给部向衬底供给处理液而将含硅膜氧化的氧化工序。

公开(公告)号：CN102891061A

公开(公告)日：2013-01-23

申请号：CN201210252672.2

申请日：2012-07-20

Applicant: 株式会社日立高新技术 ,  株式会社日立国际电气

Inventor： 工藤丰 ,  桧山真

IPC: H01J37/32

CPC classification number: H01J37/321

Abstract: 本发明涉及等离子体处理方法及等离子体灰化装置,目的是提供在具有Low-k膜的试样的等离子体灰化处理中，边高速进行灰化处理，边抑制或减少对Low-k膜的膜损伤的处理方法。在对具有Low-k膜(15)的试样进行等离子体处理的等离子体处理方法中，具有：对上述试样进行等离子体蚀刻的工序；采用包含烃类气体即甲烷（CH4）气(19)与稀有气体即氩（Ar）气的混合气体，将等离子体蚀刻工序中经等离子体蚀刻的抗蚀剂掩模(13)、碳硬质掩模(14)、附着了反应生成物(16)的具有Low-k膜(15)的试样，采用来自甲烷（CH4）气(19)的碳（C+）自由基(18)与氢（H+）自由基(20)，进行等离子体灰化的工序。

公开(公告)号：CN103999198B

公开(公告)日：2016-08-24

申请号：CN201280062552.4

申请日：2012-11-01

Applicant: 株式会社日立国际电气

Inventor： 芦原洋司 ,  天野富大 ,  桧山真 ,  佐久间春信 ,  和田优一 ,  立野秀人

IPC: H01L21/316 ,  H01L21/336 ,  H01L21/8242 ,  H01L21/8247 ,  H01L27/108 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L21/02236 ,  H01L21/02164 ,  H01L21/02222 ,  H01L21/02255 ,  H01L21/02282 ,  H01L21/02326 ,  H01L21/02343 ,  H01L21/67017 ,  H01L21/67115 ,  H01L21/67207

Abstract: 具有以下工序：将形成有含硅膜的衬底收容于处理室内的工序；从气体供给部向处理室内供给气体而使处理室内成为大气压以上的压力的工序；和从处理液供给部向衬底供给处理液而将含硅膜氧化的氧化工序。

公开(公告)号：CN107863306A

公开(公告)日：2018-03-30

申请号：CN201710459088.7

申请日：2017-06-16

Applicant: 株式会社日立国际电气

Inventor： 油谷幸则 ,  桧山真 ,  竹田刚 ,  大桥直史

IPC: H01L21/67 ,  C23C16/54

CPC classification number: H01L21/02271 ,  C23C16/403 ,  C23C16/405 ,  C23C16/45527 ,  C23C16/45529 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02178 ,  H01L21/02189 ,  H01L21/022 ,  H01L21/0228 ,  H01L21/67109 ,  H01L21/67115 ,  H01L21/67248 ,  H01L21/68742 ,  H01L21/68792 ,  H01L21/67098 ,  C23C16/54 ,  H01L21/67011

Abstract: 本发明涉及衬底处理装置及半导体器件的制造方法。在将不同的处理进行重复从而对膜进行处理的方法中，存在半导体器件的生产率低的问题。提供一种技术，具有：处理衬底的处理容器，向处理容器供给气体的气体供给部，控制衬底的温度的温度控制部，和装置控制部，其以进行下述处理的方式进行控制：温度控制部将衬底维持在第一温度、并且气体供给部向处理容器供给气体，从而形成第一层的处理；及，温度控制部将衬底维持在不同于第一温度的第二温度、并且气体供给部向处理容器供给气体，从而形成不同于第一层的第二层的处理。通过本发明，即便在将不同的处理进行重复从而对膜进行处理的方法中，也能提高半导体器件的生产率。