-
公开(公告)号:CN106024619B
公开(公告)日:2018-11-16
申请号:CN201610061520.2
申请日:2016-01-28
申请人: 株式会社日立国际电气
IPC分类号: H01L21/3105 , H01L21/67
CPC分类号: H01L22/20 , C23C16/45502 , C23C16/52 , C23C16/56 , H01L21/02164 , H01L21/02274 , H01L21/31053 , H01L21/31144 , H01L21/76801 , H01L21/76816 , H01L21/76819 , H01L22/12
摘要: 本发明涉及半导体器件的制造方法及衬底处理装置。可抑制半导体器件的特性偏差。具有下述工序:对具有实施了研磨的第一绝缘膜的衬底的第一绝缘膜的膜厚分布数据进行接收的工序;基于膜厚分布数据,运算使衬底的中心侧的膜厚与外周侧的膜厚之差减小的处理数据的工序;将衬底搬入处理室的工序;向衬底供给处理气体的工序;和基于处理数据,以使生成于衬底的中心侧的处理气体的活性种的浓度与生成于衬底的外周侧的处理气体的活性种的浓度不同的方式使处理气体活化,从而修正第一绝缘膜的膜厚分布的工序。
-
公开(公告)号:CN108447766A
公开(公告)日:2018-08-24
申请号:CN201710773155.2
申请日:2017-08-31
申请人: 株式会社日立国际电气
CPC分类号: H01L21/0217 , C01B21/068 , C23C16/345 , C23C16/50 , H01L21/02164 , H01L21/022 , H01L21/02211 , H01L21/02274 , H01L21/28282 , H01L21/31111 , H01L27/11565 , H01L27/11582 , H01L21/02252 , H01L21/67017
摘要: 本发明涉及半导体器件的制造方法、衬底处理装置及存储介质。本发明的课题为在三维结构的FLASH存储器中也可形成良好特性的半导体器件。为了解决上述课题,本发明提供一种技术,该技术包括:在形成有绝缘膜的衬底被载置于处理室内的衬底载置部的状态下,向所述处理室供给处理气体;从等离子体生成部向所述处理室供给第一电力从而进行等离子体生成,并在所述绝缘膜上形成第一氮化硅层;以与所述等离子体生成并行的方式从离子控制部向所述处理室供给第二电力,从而在所述第一氮化硅层上形成比所述第一氮化硅层应力低的第二氮化硅层。
-
公开(公告)号:CN107293514A
公开(公告)日:2017-10-24
申请号:CN201610615796.0
申请日:2016-07-28
申请人: 株式会社日立国际电气
IPC分类号: H01L21/768 , H01L21/67
摘要: 本发明提供半导体装置的制造方法和衬底处理装置。是可在形成有空气间隙的半导体装置中实现良好的特性的技术。为了解决上述问题,本发明提供的技术包括:将衬底搬入到处理室中的工序,所述衬底具有第一布线层和第一防扩散膜,所述第一布线层具有第一层间绝缘膜、形成在所述第一层间绝缘膜之上作为布线使用的多个含铜膜、使所述含铜膜间绝缘的布线间绝缘膜以及设于所述多个含铜膜之间的空隙,所述第一防扩散膜形成在所述含铜膜上表面的一部分表面之上并构成为抑制所述含铜膜的成分扩散;和形成第二防扩散膜的工序,所述第二防扩散膜形成在所述含铜膜上的没有形成所述第一防扩散膜的其他部分的表面之上,构成为抑制所述含铜膜的成分扩散。
-
公开(公告)号:CN106920760A
公开(公告)日:2017-07-04
申请号:CN201610154146.0
申请日:2016-03-17
申请人: 株式会社日立国际电气
IPC分类号: H01L21/67
摘要: 本发明提供一种能够抑制由热导致的移载室的延伸的衬底处理装置及半导体器件的制造方法。其具有:处理室,对衬底进行处理;轴,设置于移载室;衬底载置台,与轴连接,并具有加热部;第一隔热部,设置于移载室的壁的处理室侧;第二隔热部,设置于轴的衬底载置台侧。
-
公开(公告)号:CN106558516A
公开(公告)日:2017-04-05
申请号:CN201510997486.5
申请日:2015-12-25
申请人: 株式会社日立国际电气
CPC分类号: H01L21/67196 , H01L21/6719 , H01L21/67201 , H01L21/67276 , H01L21/67742 , H01L21/67745 , H01L21/67781 , H01L21/68707 , H01L21/67011 , H01L21/02 , H01L21/67155 , H01L21/67167
摘要: 本发明涉及衬底处理装置及半导体器件的制造方法。能够提高具有多个处理室的处理装置的生产率。具有:腔室,对衬底进行处理;处理单元,具备多个腔室;真空搬送室,连接有多个处理单元;加载互锁室,与真空搬送室连接;装载端口,能够载置多个容纳有多片衬底的容纳容器;大气搬送室,设置于加载互锁室与装载端口之间,具有第一搬送机械装置;第二搬送机械装置,设置于真空搬送室,在加载互锁室与腔室之间搬送衬底;和控制部,控制第一搬送机械装置和第二搬送机械装置,以便将收纳于第X(X为自然数)个容纳容器的最后的衬底搬送至第m(m为自然数)个处理单元中处于无衬底状态的多个腔室中的一个腔室,将收纳于第X+1个容纳容器的多个衬底中最先搬送的衬底搬送至第m+1个处理单元中的多个所述腔室中的任一个。
-
公开(公告)号:CN106206419A
公开(公告)日:2016-12-07
申请号:CN201610099796.X
申请日:2016-02-23
申请人: 株式会社日立国际电气
IPC分类号: H01L21/768
CPC分类号: H01L21/76819 , C23C16/45574 , C23C16/52 , H01L21/76801 , H01L21/76807 , H01L22/12 , H01L22/20 , H01L21/7684
摘要: 一种半导体器件的制造方法、衬底处理系统及衬底处理装置。可抑制半导体器件的特性偏差。本发明提供一种技术,其具有下述工序:第一研磨工序,对衬底进行研磨,所述衬底在形成有多个布线用槽的第一绝缘膜上成膜有作为金属布线的第一层的金属膜;绝缘膜形成工序,在所述第一研磨工序之后,在所述衬底上形成构成为层合绝缘膜的一部分的第二绝缘膜;第二研磨工序,对所述第二绝缘膜进行研磨;测定工序,在所述第二研磨工序之后,测定所述第二绝缘膜的衬底面内的膜厚分布;和修正工序,在所述第二绝缘膜上,以与所述测定工序所测得的膜厚分布不同的膜厚分布形成构成为所述层合绝缘膜的一部分的第三绝缘膜,修正所述层合绝缘膜的膜厚分布。
-
公开(公告)号:CN104885201A
公开(公告)日:2015-09-02
申请号:CN201380065771.2
申请日:2013-12-27
申请人: 株式会社日立国际电气
发明人: 大桥直史
IPC分类号: H01L21/285 , C23C16/34 , C23C16/44 , H01L21/31
CPC分类号: H01L21/02274 , C23C16/34 , C23C16/44 , C23C16/4412 , C23C16/455 , C23C16/45527 , C23C16/46 , C23C16/52 , H01L21/02186 , H01L21/02205 , H01L21/02334 , H01L21/285 , H01L21/28562 , H01L21/76843
摘要: 提供一种得到良好的膜质的衬底处理装置。进行:原料气体供给工序,在将收容于处理室的衬底维持在第一温度的同时,向所述处理室供给原料气体;第一除去工序,向所述处理室供给以比所述第一温度高的第二温度加热的非活性气体,除去残留在所述处理室中的所述原料气体;反应气体供给工序,向所述处理室供给反应气体;以及第二除去工序,向所述处理室供给非活性气体,除去残留在所述处理室中的所述反应气体。
-
公开(公告)号:CN108630512A
公开(公告)日:2018-10-09
申请号:CN201710766303.8
申请日:2017-08-30
申请人: 株式会社日立国际电气
IPC分类号: H01J37/32
CPC分类号: H01L21/67207 , C23C16/24 , C23C16/50 , C23C16/52 , H01J37/00 , H01L21/67017 , H01L21/6719 , H01L21/67748 , H01L21/67754 , H01L21/68764 , H01L21/68771 , H01L27/11551 , H01L27/11578
摘要: 本发明涉及衬底处理装置、半导体器件的制造方法及存储介质,该技术具有:一频率处理室,设置于处理组件内,并对形成有绝缘膜的衬底进行处理;二频率处理室,在处理组件内与一频率处理室相邻,并对经一频率处理室处理后的衬底进行处理;气体供给部,将至少包含硅和杂质的含硅气体分别供给至一频率处理室和二频率处理室;等离子体生成部,分别连接于一频率处理室和二频率处理室;离子控制部,连接于二频率处理室;衬底搬送部,设置于处理组件内,并在一频率处理室与二频率处理室之间搬送衬底;和控制部,至少对气体供给部、等离子体生成部、离子控制部和衬底搬送部进行控制。
-
公开(公告)号:CN104752271B
公开(公告)日:2018-04-20
申请号:CN201410092352.4
申请日:2014-03-13
申请人: 株式会社日立国际电气
IPC分类号: H01L21/67
CPC分类号: H01L21/02274 , C23C16/4405 , C23C16/4412 , C23C16/452 , C23C16/45523 , C23C16/5096 , C23C16/52 , H01J37/3244 , H01J37/32449 , H01L21/02186
摘要: 本发明提供衬底处理装置及半导体装置的制造方法。衬底处理装置具有:原料气体供给系统,具有与原料气体源连接,设有原料气体供给控制部的原料气体供给管;反应气体供给系统,具有反应气体供给管和非活性气体供给管,反应气体供给管与反应气体源连接,从上游起按顺序设有反应气体供给控制部、等离子体生成部、离子捕获部;非活性气体供给管的下游端连接在反应气体供给控制部与等离子体生成部之间,上游端与非活性气体供给源连接,设有非活性气体供给控制部;处理室,收容被处理衬底,从原料气体供给系统被供给原料气体,从反应气体供给系统被供给反应气体;控制部,至少对原料气体供给控制部和反应气体供给控制部和非活性气体供给控制部进行控制。
-
公开(公告)号:CN107275280A
公开(公告)日:2017-10-20
申请号:CN201710123767.7
申请日:2017-03-03
申请人: 株式会社日立国际电气
IPC分类号: H01L21/768 , H01L23/522
摘要: 本发明涉及半导体器件的制造方法及衬底处理装置。提供一种针对形成有空气隙的半导体器件能够实现良好的特性的技术。将衬底搬入处理室的工序,衬底具有第一布线层,包括第一层间绝缘膜、形成在第一层间绝缘膜之上用作布线的多个含铜膜、使含铜膜间绝缘的布线间绝缘膜以及设于多个含铜膜之间的空隙,和第一防扩散膜,第一防扩散膜构成为形成在含铜膜上表面的一部分的表面上,抑制含铜膜的成分的扩散;和形成含硅膜,向处理室内供给含硅气体,从而在含铜膜之上的没有形成第一防扩散膜的其他部分的表面之上和构成空隙的壁上形成含硅膜。
-
-
-
-
-
-
-
-
-