-
公开(公告)号：CN113169160B
公开(公告)日：2024-08-02
申请号：CN202080006884.5
申请日：2020-03-24
申请人： 桑迪士克科技有限责任公司
IPC分类号： H10B41/10 , H10B41/27 , H10B41/35 , H10B43/27 , H10B43/10 , H10B43/35 , H01L23/522 , H01L23/00
摘要： 本发明公开了一种形成器件结构的方法，该方法包括：在半导体衬底的前侧表面上方形成包括三维存储器器件的存储器层级结构；在该存储器层级结构上方形成存储器侧介电材料层；将处理衬底接合到该存储器侧介电材料层；在该处理衬底附接到该存储器侧介电材料层时减薄该半导体衬底；在减薄该半导体衬底之后在该半导体衬底的背侧半导体表面上形成包括场效应晶体管的驱动器电路；以及从该存储器侧介电材料层移除该处理衬底。
-
公开(公告)号：CN111373534B
公开(公告)日：2023-09-01
申请号：CN201980005833.8
申请日：2019-02-28
申请人： 桑迪士克科技有限责任公司
摘要： 一种三维存储器装置包含位于衬底上方的绝缘层与字线层级导电层的交替堆叠，和位于所述交替堆叠上方的漏极选择层级导电层。存储器堆叠结构延伸穿过所述交替堆叠和所述漏极选择层级导电层。包含相应一对笔直侧壁的电介质分隔物结构，和包含相应一对侧壁的漏极选择层级隔离结构将所述漏极选择层级导电层划分成多个条带，所述隔离结构的相应一对侧壁包含相应一组凹入竖直侧壁分段。所述漏极选择层级导电层和所述漏极选择层级隔离结构是通过用导电材料替换漏极选择层级牺牲材料层，和通过用电介质材料部分替换漏极选择层级牺牲线型结构而形成。
-
公开(公告)号：CN109791932B
公开(公告)日：2023-08-04
申请号：CN201780058156.7
申请日：2017-08-30
申请人： 桑迪士克科技有限责任公司
IPC分类号： H10B43/27 , H01L29/788 , H01L29/792 , H10B43/35 , H10B43/10 , H10B41/27 , H10B41/35 , H10B41/10
摘要： 本发明提供了在衬底上方形成的层堆叠体，所述层堆叠体包括绝缘层和牺牲材料层的交替堆叠体。在形成存储器堆叠结构之后，穿过所述层堆叠体形成背侧沟槽。所述牺牲材料层被导电层替换。在形成所述导电层之后，通过所述堆叠体的漏极选择级形成漏极选择级电介质隔离结构。所述漏极选择级电介质隔离结构横向分开导电层的部分，所述导电层的部分用作所述存储器堆叠结构的漏极选择级栅极电极。
-
公开(公告)号：CN113316848A
公开(公告)日：2021-08-27
申请号：CN202080006787.6
申请日：2020-03-26
申请人： 桑迪士克科技有限责任公司
IPC分类号： H01L27/11563 , H01L27/11568 , H01L27/11578
摘要： 一种半导体结构包括位于衬底上方并且通过线沟槽彼此横向间隔开的绝缘条带和导电条带的竖直交替堆叠。半导体区域组件和介电柱结构的横向交替序列位于线沟槽中的相应一者内。存储器膜位于每对相邻的竖直交替堆叠和横向交替序列之间。半导体区域组件中的每一者包括源极柱结构、漏极柱结构和沟道结构，沟道结构包括一对横向地连接源极柱结构和漏极柱结构的横向半导体沟道。存储器膜可包括电荷存储层或铁电材料层。
-
公开(公告)号：CN113179666A
公开(公告)日：2021-07-27
申请号：CN201980078936.7
申请日：2019-12-30
申请人： 桑迪士克科技有限责任公司
IPC分类号： H01L27/1159 , H01L27/11502 , H01L21/28 , H01L29/78 , G11C11/22
摘要： 本公开提供了一种存储器器件，该存储器器件包括在源极区和漏极区之间延伸的半导体沟道、多个通道栅极电极、多个字线、位于该半导体沟道与该多个通道栅极电极之间的栅极电介质以及位于该半导体沟道与该多个字线之间的铁电材料部分。
-
公开(公告)号：CN110088905A
公开(公告)日：2019-08-02
申请号：CN201780062369.7
申请日：2017-09-07
申请人： 桑迪士克科技有限责任公司
IPC分类号： H01L27/11582 , H01L27/11573
摘要： 掩埋源极层的源极带结构和存储器结构内的半导体沟道之间的接触面积可以通过横向扩展其中形成存储器堆叠结构的源极级体积进行增加。在一个实施方案中，可以在形成绝缘层和牺牲材料层的垂直交替堆叠体之前在源极级存储器开口中形成牺牲半导体基座。存储器开口可以包括通过移除牺牲半导体基座形成的凸出部分。存储器堆叠结构可以形成为在凸出部分中具有较大的侧壁表面积，以提供与源极带结构较大的接触面积。或者，在形成存储器开口期间或之后，可以相对于上部部分选择性地扩展存储器开口的底部部分，以提供凸出部分并增加与源极带结构的接触面积。
-
公开(公告)号：CN109075175A
公开(公告)日：2018-12-21
申请号：CN201780026897.7
申请日：2017-02-21
申请人： 桑迪士克科技有限责任公司
IPC分类号： H01L27/1158 , H01L29/66 , H01L29/792 , H01L27/1157 , H01L27/11575 , H01L27/11573 , H01L27/11582
摘要： 本发明的下级金属互连结构在其上具有半导体装置的基板上方形成。半导体材料层以及电介质隔层和绝缘层的交替堆叠在所述下级金属互连结构上方形成。存储堆叠结构阵列穿过所述交替堆叠形成。沟槽穿过所述交替堆叠形成，由此使得阶梯区域位于远离距所述沟槽阈值横向距离处，而相邻的阶梯区域在距所述沟槽所述阈值横向距离内形成。所述沟槽近侧的所述电介质隔层的部分被导电层替换，而所述交替堆叠的保留部分存在于所述阶梯区域中。至少一个直通存储级通孔结构可以穿过所述电介质隔层的所述保留部分和所述绝缘层形成，以提供穿过存储级组件的竖直导电路径。
-
公开(公告)号：CN108431955A
公开(公告)日：2018-08-21
申请号：CN201680076109.0
申请日：2016-12-16
申请人： 桑迪士克科技有限责任公司
IPC分类号： H01L27/11575 , H01L27/11582 , H01L27/11573 , H01L27/11548 , H01L27/11556 , H01L27/11526
CPC分类号： H01L27/11582 , H01L23/535 , H01L27/11526 , H01L27/11548 , H01L27/11556 , H01L27/11573 , H01L27/11575 , H01L29/42328 , H01L29/42344
摘要： 一种制造结构的方法包含：在衬底(9)之上形成包含绝缘层(42)和间隔体材料层(32)的处理中的交替堆叠体；通过将处理中的交替堆叠体划分为第一交替堆叠体(100，300)和第二交替堆叠体(200)来形成阶梯式表面的两个集合，第一交替堆叠体具有第一阶梯式表面，并且第二交替堆叠体具有第二阶梯式表面；穿过第一交替堆叠体(100)形成至少一个存储器堆叠体结构，至少一个存储器堆叠体结构中的每一个包含电荷储存区域、隧穿电介质和半导体沟道；用导电层(46)替代第一交替堆叠体中的绝缘层(42)的部分，同时在第二交替堆叠体中留下绝缘层的完整部分；以及穿过第二交替堆叠体形成接触通孔结构(84)以接触第二堆叠体下方的外围半导体器件。
-
公开(公告)号：CN110088905B
公开(公告)日：2023-08-29
申请号：CN201780062369.7
申请日：2017-09-07
申请人： 桑迪士克科技有限责任公司
摘要： 掩埋源极层的源极带结构和存储器结构内的半导体沟道之间的接触面积可以通过横向扩展其中形成存储器堆叠结构的源极级体积进行增加。在一个实施方案中，可以在形成绝缘层和牺牲材料层的垂直交替堆叠体之前在源极级存储器开口中形成牺牲半导体基座。存储器开口可以包括通过移除牺牲半导体基座形成的凸出部分。存储器堆叠结构可以形成为在凸出部分中具有较大的侧壁表面积，以提供与源极带结构较大的接触面积。或者，在形成存储器开口期间或之后，可以相对于上部部分选择性地扩展存储器开口的底部部分，以提供凸出部分并增加与源极带结构的接触面积。
-
公开(公告)号：CN109075175B
公开(公告)日：2023-05-30
申请号：CN201780026897.7
申请日：2017-02-21
申请人： 桑迪士克科技有限责任公司
摘要： 本发明的下级金属互连结构在其上具有半导体装置的基板上方形成。半导体材料层以及电介质隔层和绝缘层的交替堆叠在所述下级金属互连结构上方形成。存储堆叠结构阵列穿过所述交替堆叠形成。沟槽穿过所述交替堆叠形成，由此使得阶梯区域位于远离距所述沟槽阈值横向距离处，而相邻的阶梯区域在距所述沟槽所述阈值横向距离内形成。所述沟槽近侧的所述电介质隔层的部分被导电层替换，而所述交替堆叠的保留部分存在于所述阶梯区域中。至少一个直通存储级通孔结构可以穿过所述电介质隔层的所述保留部分和所述绝缘层形成，以提供穿过存储级组件的竖直导电路径。
-
-
-
-
-
-
-
-
-
搜索结果
48 条记录 (耗时 0.055 秒)
