-
公开(公告)号：CN105470224B
公开(公告)日：2019-10-08
申请号：CN201510623157.4
申请日：2015-09-25
申请人： 瑞萨电子株式会社
摘要： 半导体器件及其制造方法，提高半导体器件的可靠性。在引线框架(LF)设有一对悬吊部(HL)，并且夹具(CLP)由主体部(BDU)和一对延伸部(EXU)构成，以此为前提，一对延伸部(EXU)搭载于一对悬吊部(HL)上而被支承。由此，夹具(CLP)被搭载于引线(LD1)上(1点)和一对悬吊部(HL)上(2点)，夹具(CLP)被这些部件3点支承。
-
公开(公告)号：CN107731779A
公开(公告)日：2018-02-23
申请号：CN201710671430.X
申请日：2017-08-08
申请人： 瑞萨电子株式会社
CPC分类号： H01L23/053 , H01L23/057 , H01L23/3107 , H01L23/3735 , H01L23/4334 , H01L23/49513 , H01L23/49524 , H01L23/49562 , H01L23/49575 , H01L23/50 , H01L24/32 , H01L24/33 , H01L24/40 , H01L24/48 , H01L24/73 , H01L25/072 , H01L25/115 , H01L25/18 , H01L29/0619 , H01L29/0688 , H01L29/407 , H01L29/7395 , H01L29/7802 , H01L29/861 , H01L29/8611 , H01L2224/05554 , H01L2224/32245 , H01L2224/33181 , H01L2224/40101 , H01L2224/40137 , H01L2224/48091 , H01L2224/48175 , H01L2224/73213 , H01L2224/73215 , H01L2224/73263 , H01L2224/73265 , H01L2924/12036 , H01L2924/13055 , H01L2924/13091 , H02M7/003 , H01L23/31 , H01L23/3114 , H01L23/3121
摘要： 本发明提供一种电子装置，目的在于提高半导体装置的性能。搭载于基板(WB)上的半导体装置(PAC1)及半导体装置(PAC2)分别具有与半导体芯片(CHP1)的表面电极电连接且从位于半导体芯片(CHP1)的表面侧的封固体的主面露出的发射极端子(ET)。另外，半导体装置(PAC1)及半导体装置(PAC2)分别具有与半导体芯片(CHP1)的背面电极电连接且从位于半导体芯片(CHP1)的背面侧的封固体的主面露出的集电极端子(CT)。另外，半导体装置(PAC1)的集电极端子(CT)经由形成于基板(WB)的上表面(WBt)的导体图案(MP1)与半导体装置(PAC2)的发射极端子ET电连接。
-
公开(公告)号：CN105470224A
公开(公告)日：2016-04-06
申请号：CN201510623157.4
申请日：2015-09-25
申请人： 瑞萨电子株式会社
摘要： 半导体器件及其制造方法，提高半导体器件的可靠性。在引线框架(LF)设有一对悬吊部(HL)，并且夹具(CLP)由主体部(BDU)和一对延伸部(EXU)构成，以此为前提，一对延伸部(EXU)搭载于一对悬吊部(HL)上而被支承。由此，夹具(CLP)被搭载于引线(LD1)上(1点)和一对悬吊部(HL)上(2点)，夹具(CLP)被这些部件3点支承。
-
公开(公告)号：CN108511396B
公开(公告)日：2023-05-05
申请号：CN201810144702.5
申请日：2018-02-12
申请人： 瑞萨电子株式会社
摘要： 本发明涉及一种电子装置，其能够提高电子装置的性能。电子装置(EA1)具有第一基板、配置在第一基板之上的配线基板即第二基板(SU2)、容纳第一基板和配线基板(SU2)并且具备边(HSe1)及边(HSe2)的框体(HS)。在配线基板(SU2)上搭载有驱动部件即半导体部件(PDR)。第一半导体部件的栅电极经由配置在边(HSe1)侧的引线(LGH)以及配置在驱动部件(PDR)和边(HSe1)之间的配线(WLGH)与驱动部件(PDR)电连接。并且，第二半导体部件的栅电极经由配置在边(HSe2)侧的引线(LGL)以及配置在驱动部件(PDR)与边(HSe2)之间的配线(WLGL)与驱动部件(PDR)电连接。
-
公开(公告)号：CN106409819B
公开(公告)日：2021-10-01
申请号：CN201610443218.3
申请日：2016-06-20
申请人： 瑞萨电子株式会社
IPC分类号： H01L25/07
摘要： 本发明涉及半导体装置，提高半导体装置的可靠性。形成有控制电路的半导体芯片(CHP3)与多个IGBT芯片中的半导体芯片(CHP1(HU))经由高侧用中继基板(RB1)而电连接。即，半导体芯片(CHP1(HU))与半导体芯片(CHP3)经由导线(W1)、高侧用中继基板(RB1)和导线(W2)而电连接。同样地，形成有控制电路的半导体芯片(CHP3)与多个IGBT芯片中的半导体芯片(CHP1(LW))经由低侧用中继基板(RB2)而电连接。即，半导体芯片(CHP1(LW))与半导体芯片(CHP3)经由导线W1、低侧用中继基板(RB2)和导线(W2)而电连接。
-
公开(公告)号：CN105679728A
公开(公告)日：2016-06-15
申请号：CN201510876267.1
申请日：2015-12-03
申请人： 瑞萨电子株式会社
IPC分类号： H01L23/48 , H01L27/082
摘要： 本发明涉及半导体装置，提高半导体装置的放热特性。例如，半导体装置(PKG1)具有与搭载了成为热源的半导体芯片(CHP1)的芯片搭载部(TAB1)的第2部分(P2)连接的引线(LD1A(P2))以及与搭载了成为热源的半导体芯片(CHP1)的芯片搭载部(TAB1)的第3部分(P3)连接的引线(LD1A(P3))。并且，引线(LD1A(P2))与引线(LD1A(P3))分别具有从密封体(MR)突出的突出部分。由此，能够提高半导体装置(PKG1)的放热特性。
-
-
公开(公告)号：CN109216299B
公开(公告)日：2023-10-27
申请号：CN201810200233.4
申请日：2018-03-12
申请人： 瑞萨电子株式会社
摘要： 本发明提供半导体模块的制造方法及半导体模块，能够提高半导体模块的可靠性。在半导体模块(SA)装配的树脂模制工序中，以芯片搭载部(TAB1～4)各自的背面从密封体(MR)的背面(BS6)露出的方式对IGBT芯片(10)、二极管芯片、控制芯片、芯片搭载部(TAB1～4)各自的一部分进行树脂模制。在上述树脂模制之后，在密封体(MR)的背面(BS6)上以覆盖芯片搭载部(TAB1～4)各自的背面(露出部)的方式粘贴绝缘层(70)，然后，在绝缘层(70)上粘贴TIM层(80)。其中，俯视图中TIM层(80)的区域被包含于绝缘层(70)的区域中。
-
公开(公告)号：CN107731779B
公开(公告)日：2023-06-30
申请号：CN201710671430.X
申请日：2017-08-08
申请人： 瑞萨电子株式会社
摘要： 本发明提供一种电子装置，目的在于提高半导体装置的性能。搭载于基板(WB)上的半导体装置(PAC1)及半导体装置(PAC2)分别具有与半导体芯片(CHP1)的表面电极电连接且从位于半导体芯片(CHP1)的表面侧的封固体的主面露出的发射极端子(ET)。另外，半导体装置(PAC1)及半导体装置(PAC2)分别具有与半导体芯片(CHP1)的背面电极电连接且从位于半导体芯片(CHP1)的背面侧的封固体的主面露出的集电极端子(CT)。另外，半导体装置(PAC1)的集电极端子(CT)经由形成于基板(WB)的上表面(WBt)的导体图案(MP1)与半导体装置(PAC2)的发射极端子ET电连接。
-
公开(公告)号：CN109216299A
公开(公告)日：2019-01-15
申请号：CN201810200233.4
申请日：2018-03-12
申请人： 瑞萨电子株式会社
摘要： 本发明提供半导体模块的制造方法及半导体模块，能够提高半导体模块的可靠性。在半导体模块(SA)装配的树脂模制工序中，以芯片搭载部(TAB1～4)各自的背面从密封体(MR)的背面(BS6)露出的方式对IGBT芯片(10)、二极管芯片、控制芯片、芯片搭载部(TAB1～4)各自的一部分进行树脂模制。在上述树脂模制之后，在密封体(MR)的背面(BS6)上以覆盖芯片搭载部(TAB1～4)各自的背面(露出部)的方式粘贴绝缘层(70)，然后，在绝缘层(70)上粘贴TIM层(80)。其中，俯视图中TIM层(80)的区域被包含于绝缘层(70)的区域中。
-
-
-
-
-
-
-
-
-
搜索结果
23 条记录 (耗时 0.07 秒)