-
公开(公告)号：CN103560150A
公开(公告)日：2014-02-05
申请号：CN201310419494.2
申请日：2005-09-29
申请人： 英特尔公司
CPC分类号： H01L29/42392 , H01L21/28079 , H01L21/28194 , H01L29/0673 , H01L29/41775 , H01L29/495 , H01L29/51 , H01L29/517 , H01L29/518 , H01L29/66545 , H01L29/6656 , H01L29/66606 , H01L29/66636 , H01L29/66742 , H01L29/7834 , H01L29/78618 , H01L29/78696 , Y10S438/926 , Y10S438/957
摘要： 本发明公开一种具有外延源区和漏区的金属栅晶体管。描述了形成于重掺杂的衬底上的MOS晶体管。在低温处理中使用金属栅以防止衬底的掺杂扩散到晶体管的沟道区。
-
公开(公告)号：CN101292346B
公开(公告)日：2012-11-14
申请号：CN200680035521.4
申请日：2006-09-26
申请人： 英特尔公司
IPC分类号： H01L21/8234 , H01L21/336 , H01L29/10
CPC分类号： H01L21/823828 , H01L21/823431 , H01L21/823807 , H01L21/823821 , H01L29/1037 , H01L29/66545 , H01L29/66795 , H01L29/785 , H01L29/7851
摘要： 一种能够将平面型(10)和非平面型(20、30)晶体管集成在块状半导体衬底上的工艺，其中，所有晶体管的沟道可在连续的宽度范围加以限定。
-
公开(公告)号：CN100565811C
公开(公告)日：2009-12-02
申请号：CN200680031961.2
申请日：2006-08-03
申请人： 英特尔公司
IPC分类号： H01L21/28 , H01L21/336 , H01L29/49 , H01L29/51
CPC分类号： H01L21/28185 , H01L21/28088 , H01L29/495 , H01L29/517 , H01L29/66545 , H01L29/66553 , H01L29/66583
摘要： 一种形成具有退火的栅介电层的晶体管栅堆叠的方法，其通过提供包括由沟槽而被分离的第一和第二间隔物的衬底而开始。在所述衬底上以及所述沟槽之内沉积共形的高-k栅介电层，并且其中所述高-k栅介电层的厚度大于或等于3埃并且小于或等于60埃。接着，在所述高-k栅介电层上沉积盖层，其中所述盖层基本上填充所述沟槽并且基本上覆盖所述高-k栅介电层。然后在大于或等于600℃的温度下退火所述高-k栅介电层。除去所述盖层以暴露所述退火的高-k栅介电层。然后在所述退火的高-k栅介电层上沉积金属层。可以使用CMP工艺除去多余的材料并完成所述晶体管栅堆叠的形成。
-
公开(公告)号：CN101076888A
公开(公告)日：2007-11-21
申请号：CN200580023444.6
申请日：2005-07-08
申请人： 英特尔公司
IPC分类号： H01L21/8238
CPC分类号： H01L21/823842
摘要： 通过在先前由被图案化的栅极结构占据的沟槽中沉积金属层来形成互补金属氧化物半导体金属栅极晶体管。在一个实施例中，被图案化的栅极结构可由多晶硅形成。金属层可以具有最适用于形成一种类型的晶体管的功函数，但用于形成n和p型这两种晶体管。金属层的功函数可以被转化，例如通过离子注入以使其最适用于形成相反类型的晶体管。
-
公开(公告)号：CN101027770A
公开(公告)日：2007-08-29
申请号：CN200580032440.4
申请日：2005-09-16
申请人： 英特尔公司
IPC分类号： H01L21/8234 , H01L21/336 , H01L21/8238
CPC分类号： H01L21/823437 , H01L21/823828
摘要： 一种互补金属氧化物半导体集成电路可以由NMOS晶体管和PMOS晶体管形成，所述这些晶体管具有在半导体衬底之上的高介电常数的栅极电介质材料。金属阻挡层可以形成在栅极电介质上。功函数设定金属层形成在金属阻挡层上，并且覆盖金属层形成在功函数设定金属层上。
-
公开(公告)号：CN101027763A
公开(公告)日：2007-08-29
申请号：CN200580032453.1
申请日：2005-09-29
申请人： 英特尔公司
IPC分类号： H01L21/336 , H01L21/28 , H01L29/49 , H01L29/417 , H01L29/78
CPC分类号： H01L29/42392 , H01L21/28079 , H01L21/28194 , H01L29/0673 , H01L29/41775 , H01L29/495 , H01L29/51 , H01L29/517 , H01L29/518 , H01L29/66545 , H01L29/6656 , H01L29/66606 , H01L29/66636 , H01L29/66742 , H01L29/7834 , H01L29/78618 , H01L29/78696 , Y10S438/926 , Y10S438/957
摘要： 描述了形成于重掺杂的衬底上的MOS晶体管。在低温处理中使用金属栅以防止衬底的掺杂扩散到晶体管的沟道区。
-
公开(公告)号：CN101006579A
公开(公告)日：2007-07-25
申请号：CN200580028560.7
申请日：2005-07-29
申请人： 英特尔公司
IPC分类号： H01L21/8238 , H01L27/092 , H01L21/336
CPC分类号： H01L27/092 , H01L21/28114 , H01L21/823842 , H01L21/82385 , H01L29/66545
摘要： 在金属栅替代工艺中，可形成至少两个多晶硅层或其它材料的叠层。可在该叠层上形成侧壁隔片。然后可将叠层平坦化。接着，可选择性地去除该叠层的上层。然后，可选择性地去除侧壁隔片的暴露部分。最后，可去除叠层的下部以形成可用金属替代填充的T形沟槽。
-
公开(公告)号：CN1873922A
公开(公告)日：2006-12-06
申请号：CN200510129150.3
申请日：2005-11-02
申请人： 英特尔公司
IPC分类号： H01L21/283 , H01L21/336 , H01L29/40 , H01L29/78
CPC分类号： H01L21/28079 , H01L21/28088 , H01L21/28097 , H01L21/28194 , H01L21/823842 , H01L21/823857 , H01L29/4966 , H01L29/66545
摘要： 描述了一种制造半导体器件的方法。该方法包括：在衬底上形成高k栅介质层，在该高k栅介质层上形成阻挡层，和在该阻挡层上形成全硅化物栅电极。
-
公开(公告)号：CN101336472B
公开(公告)日：2013-06-19
申请号：CN200680049334.1
申请日：2006-12-07
申请人： 英特尔公司
IPC分类号： H01L21/336 , H01L29/786
CPC分类号： H01L29/785 , H01L29/165 , H01L29/66628 , H01L29/66636 , H01L29/66795 , H01L29/7848
摘要： 本发明的一些实施例实现一种具有多栅极的器件。其金属栅极凹部内的应力材料可以在该器件沟道区内造成应力，从而改进该器件的性能。
-
公开(公告)号：CN1812123B
公开(公告)日：2012-06-13
申请号：CN200510023017.X
申请日：2005-10-28
申请人： 英特尔公司
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/0847 , B82Y10/00 , B82Y30/00 , H01L21/76 , H01L21/823418 , H01L21/823425 , H01L21/823481 , H01L27/088 , H01L29/0895 , H01L29/66636 , H01L29/78 , H01L29/7834
摘要： 本发明的一实施例涉及具有低截止漏电流的半导体器件的制造方法。第一器件的栅极结构形成在具有硬掩模的衬底层上。沟道在栅极结构下面形成并具有一定宽度用于支撑栅极结构。在衬底层上淀积一层氧化物或介电层。在氧化物层上淀积一层掺杂多晶硅层。在第一器件与相邻器件之间的掺杂多晶硅层上形成一凹陷结区。
-
-
-
-
-
-
-
-
-
搜索结果
46 条记录 (耗时 0.029 秒)
