-
公开(公告)号：CN101006569B
公开(公告)日：2011-10-05
申请号：CN200580028272.1
申请日：2005-07-29
申请人： 英特尔公司
IPC分类号： H01L21/336 , H01L29/10 , H01L29/78
CPC分类号： H01L29/7833 , H01L29/1054 , H01L29/66545 , H01L29/66553 , H01L29/6656
摘要： 可以利用栅结构作为掩模来形成源和漏区域。然后栅结构可以被去除以形成间隙且隔离物可以形成在间隙内以限定沟槽。在于基底内形成沟槽的过程中，源漏区域的部分被去除。然后基底填充回外延材料且在外延材料上形成新的栅结构。作为结果，可以实现更突变的源漏结。
-
公开(公告)号：CN101142688B
公开(公告)日：2012-05-23
申请号：CN200680008711.7
申请日：2006-01-04
申请人： 英特尔公司
IPC分类号： H01L29/786 , H01L21/336
CPC分类号： H01L29/785 , H01L29/66795 , H01L29/78687
摘要： 实施方案是包括应变沟道区的非平面MOS晶体管结构。非平面MOS晶体管结构，尤其是NMOS三栅晶体管，和应变沟道优点的结合，使得与具有非应变沟道的非平面MOS结构或者包含应变沟道的平面MOS结构相比，就给定栅长度宽度而言，改善了晶体管驱动电流、开关速度，并减少了漏电流。
-
公开(公告)号：CN101203947A
公开(公告)日：2008-06-18
申请号：CN200680022184.5
申请日：2006-06-21
申请人： 英特尔公司
IPC分类号： H01L21/336 , H01L21/28 , H01L29/78 , H01L29/49
CPC分类号： H01L29/66636 , H01L21/28079 , H01L29/495 , H01L29/66545 , H01L29/7834
摘要： 本发明涉及一种互补型金属氧化物半导体集成电路，其可以形成有PMOS器件，而该PMOS器件可利用替代金属栅极及抬高的源极漏极形成。抬高的源极漏极可以由掺杂了P型的外延沉积锗硅材料形成。替代金属栅极过程产生了金属栅电极，并且可能会涉及到氮化物蚀刻阻止层的去除。
-
公开(公告)号：CN101027770A
公开(公告)日：2007-08-29
申请号：CN200580032440.4
申请日：2005-09-16
申请人： 英特尔公司
IPC分类号： H01L21/8234 , H01L21/336 , H01L21/8238
CPC分类号： H01L21/823437 , H01L21/823828
摘要： 一种互补金属氧化物半导体集成电路可以由NMOS晶体管和PMOS晶体管形成，所述这些晶体管具有在半导体衬底之上的高介电常数的栅极电介质材料。金属阻挡层可以形成在栅极电介质上。功函数设定金属层形成在金属阻挡层上，并且覆盖金属层形成在功函数设定金属层上。
-
公开(公告)号：CN101095223B
公开(公告)日：2011-04-20
申请号：CN200580030142.1
申请日：2005-08-22
申请人： 英特尔公司
IPC分类号： H01L21/8238
CPC分类号： H01L21/823842
摘要： 描述了一种制造半导体器件的方法。该方法包括在衬底上形成第一介电层，在第一介电层之内形成沟槽，以及在衬底上形成第二介电层。第二介电层具有形成于沟槽中的第一部分，以及第二部分。在于所述第二介电层的所述第一和第二部分上形成具有第一功函数的第一金属层之后，将部分所述第一金属层转变为具有第二功函数的第二金属层。
-
公开(公告)号：CN100524660C
公开(公告)日：2009-08-05
申请号：CN200580029665.4
申请日：2005-06-30
申请人： 英特尔公司
IPC分类号： H01L21/336 , H01L21/8234 , H01L21/8238
CPC分类号： H01L29/66545 , H01L21/28185 , H01L21/28194 , H01L21/28229 , H01L21/82345 , H01L21/823462 , H01L21/823842 , H01L21/823857 , H01L29/4966 , H01L29/513 , H01L29/517
摘要： 描述了一种制造半导体器件的方法。该方法包括在衬底上形成介电层、在介电层内形成沟槽、和在沟槽内形成高k栅介电层。在高k栅介电层上形成第一金属层之后，在该第一金属层上形成第二金属层。利用抛光步骤从该介电层上除去第二金属层的至少一部分，并且利用刻蚀步骤从该介电层上除去另外的材料。
-
公开(公告)号：CN101366122A
公开(公告)日：2009-02-11
申请号：CN200580032071.9
申请日：2005-09-16
申请人： 英特尔公司
IPC分类号： H01L29/786 , H01L29/423 , H01L21/336
CPC分类号： H01L29/7853 , H01L29/66795
摘要： 描述了用于制造非平面多角部晶体管结构的过程。具有在其顶表面上的掩模的半导体材料的鳍部形成在第一绝缘层上。第二绝缘层形成在鳍部上而暴露了掩模的顶表面，其中保护层沉积在鳍部和第二绝缘层之间。然后，去除掩模且在鳍部上邻近保护层形成隔离物。具有底部和相对的侧壁的凹陷形成在鳍部内。栅电介质层和栅极形成在鳍部的顶表面上、相对的侧壁上和鳍部内的凹陷的底部上和相对的侧壁上。源区和漏区形成在鳍部内栅极的相对侧处。
-
公开(公告)号：CN101133498B
公开(公告)日：2013-03-27
申请号：CN200680006840.2
申请日：2006-01-03
申请人： 英特尔公司
IPC分类号： H01L29/778 , H01L21/338
CPC分类号： H01L29/66871 , H01L29/7784
摘要： 可以利用置换金属栅极法来形成量子阱晶体管或高电子迁移率晶体管。可以利用虚拟栅极来定义侧壁间隔物和源漏接触金属。可以移除虚拟栅极，并利用剩余结构作为掩模来蚀刻掺杂层以形成与所述开口自对准的源极和漏极。高介电常数材料可以涂覆所述开口的侧面，然后可以沉积金属栅极。结果，源极和漏极得以与金属栅极自对准。此外，金属栅极通过该高介电常数材料而与下面的阻挡层隔离。
-
公开(公告)号：CN101366122B
公开(公告)日：2011-05-04
申请号：CN200580032071.9
申请日：2005-09-16
申请人： 英特尔公司
IPC分类号： H01L29/786 , H01L29/423 , H01L21/336
CPC分类号： H01L29/7853 , H01L29/66795
摘要： 描述了用于制造非平面多角部晶体管结构的过程。具有在其顶表面上的掩模的半导体材料的鳍部形成在第一绝缘层上。第二绝缘层形成在鳍部上而暴露了掩模的顶表面，其中保护层沉积在鳍部和第二绝缘层之间。然后，去除掩模且在鳍部上邻近保护层形成隔离物。具有底部和相对的侧壁的凹陷形成在鳍部内。栅电介质层和栅极形成在鳍部的顶表面上、相对的侧壁上和鳍部内的凹陷的底部上和相对的侧壁上。源区和漏区形成在鳍部内栅极的相对侧处。
-
公开(公告)号：CN101142688A
公开(公告)日：2008-03-12
申请号：CN200680008711.7
申请日：2006-01-04
申请人： 英特尔公司
IPC分类号： H01L29/786 , H01L21/336
CPC分类号： H01L29/785 , H01L29/66795 , H01L29/78687
摘要： 实施方案是包括应变沟道区的非平面MOS晶体管结构。非平面MOS晶体管结构，尤其是NMOS三栅晶体管，和应变沟道优点的结合，使得与具有非应变沟道的非平面MOS结构或者包含应变沟道的平面MOS结构相比，就给定栅长度宽度而言，改善了晶体管驱动电流、开关速度，并减少了漏电流。
-
-
-
-
-
-
-
-
-
搜索结果
18 条记录 (耗时 0.021 秒)
